尧图网页设计 
差分信号(Differential Signal)一、核心定义差分信号是用两条走线PPP正相、NNN反相传输一对幅值相等、相位完全相反的电信号接收端只识别两条线的电压差值VdiffVP−VNV_{diff}V_P-V_NVdiffVP−VN来判断逻辑而非单根线对地电压与之对比普通单端信号是以GND地为参考、单根线电压高低判逻辑。典型电压特征假设单端参考地电平0V发送端VPVV_PVVPV、VN−VV_N-VVN−V差值Vdiff2VV_{diff}2VVdiff2V外界干扰通常会同时耦合到PPP、NNN两条线VPV_PVP、VNV_NVN同步抬升/降低差值几乎不变抗干扰能力极强。二、为什么差分信号抗干扰远强于单端1. 共模干扰天然抵消最大优势工业环境、线缆、PCB走线会产生共模噪声两条线同时收到相同干扰电压接收端计算差值时(VPNoise)−(VNNoise)VP−VN(V_PNoise)-(V_NNoise)V_P-V_N(VPNoise)−(VNNoise)VP−VN噪声直接被抵消单端信号噪声叠加在对地电压上会直接被误判成有效信号极易出错。2. 天然抑制地环路噪声单端信号依赖收发两端GND电位一致两地电位差会直接变成信号误差差分只看两线差值不依赖本地地电位远距离传输、多设备互联优势巨大。3. 电磁辐射更低PPP、NNN电流大小相等方向相反两者磁场大部分相互抵消EMI电磁辐射显著小于单端信号满足高速接口EMC合规要求。三、工程常用差分信号接口实例高速/工业场景几乎全覆盖板内DDR差分时钟、PCIe差分TX/RX、USB3.0、SATA、MIPI DSI/CSI你之前海思显示驱动用到的就是MIPI差分屏信号线缆传输RS485、CAN总线、LVDS、HDMI/DP差分链路、以太网差分PHY低速对比RS232是单端抗干扰差距离短RS485差分可千米级工业传输。四、PCB布线关键规则实操必看踩坑必翻车等长Length MatchingPPP、NNN走线长度误差严格控制高速接口通常±5mil内保证相位相反同步到达一旦错位差分抵消效果失效等距耦合两条线全程平行、间距固定维持固定差分阻抗常用100Ω差分阻抗如PCIe、USB紧密耦合、避免分叉不要中途分开绕线、不要在两条线之间穿插其他信号线阻抗控制差分阻抗由线宽、线距、板材介电常数、层叠结构共同决定必须提前做阻抗计算远离干扰源避开开关电源、大功率MOS、晶振这类强噪声区域。2 PCIe 交流耦合(AC Coupling)一、核心概念PCIe 的每条发送通道Tx必须串联一颗隔直电容交流耦合电容这就是PCIe交流耦合设计接收端Rx不串电容依靠这颗电容实现只传递高速交流差分信号、阻断直流分量是PCIe物理层强制规范。PCIe每一组差分收发Tx_P/Tx_N各自独立串一颗耦合电容也就是一对差分线用两颗独立电容不是共用一颗。直流隔断 交流通过的原理电容特性通高频交流信号、阻隔直流电压发送端芯片内部有固定直流偏置电平接收端也有专属直流偏置网络耦合电容把两端直流偏置互相隔离只让高速差分跳变信号交流分量跨链路传输避免两端DC电位互相干扰、损坏IO。二、关键参数规范PCIe标准硬性要求电容容值主流通用取值100nF0.1μFPCIe 1.x/2.x/3.x/4.x/5.x 主流均推荐 0.1μF容值不能太小低频分量衰减过大、信号基线漂移容值太大封装寄生电感变大高频插损恶化。Tx_P、Tx_N两颗耦合电容必须同批次、同容值、同封装保证两条差分链路阻抗/相位一致性破坏匹配会直接恶化差分信号质量。为什么PCIe强制交流耦合三大核心作用隔离两端直流偏置电位主机SoC如你之前海思平台和独显PCIe设备的IO供电域、直流共模电压可能不同隔直电容杜绝直流电位互相拉扯防止IO过压烧毁。支持热插拔安全保护热插拔瞬间会产生直流浪涌电压耦合电容阻断直流浪涌保护收发芯片不被插拔冲击损坏是PCIe热插拔特性的物理层基础。抑制共模直流偏移只传输差分交流信号隔绝两端地电位差带来的直流共模干扰配合差分架构进一步提升高速链路抗干扰能力。补充易混知识点交流耦合≠差分耦合PCIe是差分信号每线独立AC耦合电容不是一对差分共用一颗电容Rx端无耦合电容接收端内部集成了直流偏置电路由前端Tx侧电容统一隔断直流即可速率越高对电容寄生越敏感PCIe 4.0/5.0必须用更小封装、更低ESL的高频电容普通0603封装寄生电感过大高速链路会直接无法稳定协商速率。 物理层 2
差分信号(Differential Signal)一、核心定义差分信号是用两条走线PPP正相、NNN反相传输一对幅值相等、相位完全相反的电信号接收端只识别两条线的电压差值VdiffVP−VNV_{diff}V_P-V_NVdiffVP−VN来判断逻辑而非单根线对地电压与之对比普通单端信号是以GND地为参考、单根线电压高低判逻辑。典型电压特征假设单端参考地电平0V发送端VPVV_PVVPV、VN−VV_N-VVN−V差值Vdiff2VV_{diff}2VVdiff2V外界干扰通常会同时耦合到PPP、NNN两条线VPV_PVP、VNV_NVN同步抬升/降低差值几乎不变抗干扰能力极强。二、为什么差分信号抗干扰远强于单端1. 共模干扰天然抵消最大优势工业环境、线缆、PCB走线会产生共模噪声两条线同时收到相同干扰电压接收端计算差值时(VPNoise)−(VNNoise)VP−VN(V_PNoise)-(V_NNoise)V_P-V_N(VPNoise)−(VNNoise)VP−VN噪声直接被抵消单端信号噪声叠加在对地电压上会直接被误判成有效信号极易出错。2. 天然抑制地环路噪声单端信号依赖收发两端GND电位一致两地电位差会直接变成信号误差差分只看两线差值不依赖本地地电位远距离传输、多设备互联优势巨大。3. 电磁辐射更低PPP、NNN电流大小相等方向相反两者磁场大部分相互抵消EMI电磁辐射显著小于单端信号满足高速接口EMC合规要求。三、工程常用差分信号接口实例高速/工业场景几乎全覆盖板内DDR差分时钟、PCIe差分TX/RX、USB3.0、SATA、MIPI DSI/CSI你之前海思显示驱动用到的就是MIPI差分屏信号线缆传输RS485、CAN总线、LVDS、HDMI/DP差分链路、以太网差分PHY低速对比RS232是单端抗干扰差距离短RS485差分可千米级工业传输。四、PCB布线关键规则实操必看踩坑必翻车等长Length MatchingPPP、NNN走线长度误差严格控制高速接口通常±5mil内保证相位相反同步到达一旦错位差分抵消效果失效等距耦合两条线全程平行、间距固定维持固定差分阻抗常用100Ω差分阻抗如PCIe、USB紧密耦合、避免分叉不要中途分开绕线、不要在两条线之间穿插其他信号线阻抗控制差分阻抗由线宽、线距、板材介电常数、层叠结构共同决定必须提前做阻抗计算远离干扰源避开开关电源、大功率MOS、晶振这类强噪声区域。2 PCIe 交流耦合(AC Coupling)一、核心概念PCIe 的每条发送通道Tx必须串联一颗隔直电容交流耦合电容这就是PCIe交流耦合设计接收端Rx不串电容依靠这颗电容实现只传递高速交流差分信号、阻断直流分量是PCIe物理层强制规范。PCIe每一组差分收发Tx_P/Tx_N各自独立串一颗耦合电容也就是一对差分线用两颗独立电容不是共用一颗。直流隔断 交流通过的原理电容特性通高频交流信号、阻隔直流电压发送端芯片内部有固定直流偏置电平接收端也有专属直流偏置网络耦合电容把两端直流偏置互相隔离只让高速差分跳变信号交流分量跨链路传输避免两端DC电位互相干扰、损坏IO。二、关键参数规范PCIe标准硬性要求电容容值主流通用取值100nF0.1μFPCIe 1.x/2.x/3.x/4.x/5.x 主流均推荐 0.1μF容值不能太小低频分量衰减过大、信号基线漂移容值太大封装寄生电感变大高频插损恶化。Tx_P、Tx_N两颗耦合电容必须同批次、同容值、同封装保证两条差分链路阻抗/相位一致性破坏匹配会直接恶化差分信号质量。为什么PCIe强制交流耦合三大核心作用隔离两端直流偏置电位主机SoC如你之前海思平台和独显PCIe设备的IO供电域、直流共模电压可能不同隔直电容杜绝直流电位互相拉扯防止IO过压烧毁。支持热插拔安全保护热插拔瞬间会产生直流浪涌电压耦合电容阻断直流浪涌保护收发芯片不被插拔冲击损坏是PCIe热插拔特性的物理层基础。抑制共模直流偏移只传输差分交流信号隔绝两端地电位差带来的直流共模干扰配合差分架构进一步提升高速链路抗干扰能力。补充易混知识点交流耦合≠差分耦合PCIe是差分信号每线独立AC耦合电容不是一对差分共用一颗电容Rx端无耦合电容接收端内部集成了直流偏置电路由前端Tx侧电容统一隔断直流即可速率越高对电容寄生越敏感PCIe 4.0/5.0必须用更小封装、更低ESL的高频电容普通0603封装寄生电感过大高速链路会直接无法稳定协商速率。