做高速PCB设计的应该都有这种经历同样的PHY芯片同样的参考设计有人画出来一次通过有人画出来就是link不稳、丢包、辐射超标最后拿着示波器到处量问题却迟迟定位不到。我自己的经验是很多坑都出在MDI这一小段路上。MDIMedium Dependent Interface介质相关接口就是PHY芯片到变压器再到RJ45这段差分信号通路它是高速设计里少见的“模拟味道”很重的数字接口——时钟频率未必有多高但信号质量、共模噪声、地平面处理、隔离带设计全都绕不开。这篇总结是我这几年做网络接口产品时踩坑踩出来的梳理主要面向硬件工程师和PCB Layout工程师尤其是第一次做以太网接口、对MDI这段走线心里没底的同行。别小看这几对差分线它决定了你的板子能不能稳定工作、能不能过EMC也决定了你后续要不要在实验室里熬到半夜。1. 先搞清楚MDI在链路里的位置再谈注意事项很多工程师把“MII”和“MDI”混在一起一说到以太网接口就笼统地按“差分对”处理。这是很危险的。MII、RMII、RGMII、SGMII这些是MAC和PHY之间的接口属于数字接口设计时关注的是时序、电平、阻抗匹配而MDI是PHY到磁性变压器再到RJ45这一段它直接面对双绞线本质上是模拟信号通路设计时关注的是差分阻抗、共模抑制、隔离、ESD泄放。这两段路的约束完全不同用处理RGMII的思路去处理MDI一开始方向就错了。1.1 MDI不是MIIMAC侧和PHY侧别搞混先画一条完整的以太网物理链路MAC芯片通过RGMII/SGMII接到PHYPHY再通过MDI接到磁性变压器或者带变压器的RJ45座子变压器经网线连接到对端设备。整条链路上MDI位于PHY的外侧是真正的模拟信号出口。MDI这个名字的“介质相关”指的是这一段信号的电气特性由传输介质双绞线决定而不是由MAC/PHY之间的协议决定。所以PHY芯片手册里的MDI部分通常给的是交流耦合电容、变压器变比、偏置电阻、回波损耗要求等模拟指标跟RGMII那边讲时序关系完全是两个语言体系。做layout的时候也必须分开看待MII侧可以按照普通高速数字信号来约束MDI侧则要按差分模拟信号的思路来处理。另外补充一个容易混淆的点有些资料把PHY和RJ45之间的所有器件变压器、共模电感、电阻电容都算作MDI网络有些资料只把PHY引脚到变压器这一段叫MDI。实际工作中不用太纠结定义只要明白这一段的共同特点就行——它是差分信号、有特定的阻抗要求、对噪声敏感、并且要通过变压器对外部隔离。1.2 为什么MDI侧比MAC侧更容易翻车数字接口只要时序余量够、信号能到阈值基本就能工作MDI不行它的信号质量直接决定了物理层能否建立链路。我见过不少板子CPU侧的RGMII波形漂亮得很但网络就是不通最后查下来是MDI的共模电感焊反了或者变压器底下铺铜方式不对导致回波损耗超标、link training失败。MDI容易翻车的原因有三个。第一它直接连接外部线缆共模干扰、ESD、浪涌全都从这个口进来对防护电路和隔离设计的要求远高于内部数字信号。第二MDI的差分对上有变压器、共模电感、防护器件每一个器件的寄生参数都会影响传输线阻抗连续性哪里处理不好哪里就产生反射。第三MDI区段经常要处理隔离带和地分割而千兆以太网四对线同时收发回流路径一旦被隔断信号完整性就会急剧恶化。后面我会一个点一个点说清楚。2. MDI差分走线的核心参数与控制方法MDI设计里最常被检查的就是差分走线参数这也是新工程师最容易照葫芦画瓢却画不对的地方。很多人知道“要控100Ω阻抗”但不知道为什么是100Ω更不知道等长要求到底该做到多少。这里把关键参数掰开揉碎讲一遍。2.1 100Ω差分阻抗到底是怎么来的以太网双绞线的特性阻抗是100Ω这是Cat5e、Cat6线缆的标准。PCB上的MDI差分对作为线缆的延伸必须与这个阻抗匹配否则信号在PCB和线缆交界处会反射。不匹配的直接后果就是回波损耗变差千兆以太网的link training阶段会检测到过大的反射导致协商失败或者即使link上也很不稳定。具体实现时在4层板或6层板上通常用外层微带线走MDI。举个例子常见的4层板叠构是顶层信号、GND、电源、底层信号介质厚度1.2mm左右。这种情况下顶层50Ω单端线线宽大概5~6mil100Ω差分对的线距大概8~10mil。但这不是固定的叠构、板材、铜厚都会影响最终数值我的习惯是先用Polar SI9000或者Saturn PCB Design Toolkit建立叠构模型算一遍然后把阻抗要求、层叠信息、线宽线距范围一起发给板厂让板厂在叠构微调后再确认。永远不要拿网上现成的“线宽6mil线距8mil就能100Ω”去直接套每家板厂的PP片厚度不一样算出来可能差很多。差分对内两线之间的间距也要控制好。距离太近虽然耦合强但加工公差影响更大距离太远差分对跟单端线没区别共模抑制能力下降。一般保证线距不小于线宽的1.5倍同时满足阻抗要求即可。2.2 等长控制对内和对方的尺度完全不一样MDI的差分对等长要求需要分两个维度看对内等长和对外等长。对内等长指的是同一个差分对里面P和N两根线的长度差。这个要求比较严一般控制在±5mil以内。为什么严因为差分信号是靠P和N的差值来传递信息的如果两根线长度不一致接收端看到的就是一个带共模分量的信号会产生共模噪声严重时会造成误码。对外等长指的是千兆以太网四对线Pair A/B/C/D之间的长度差。很多人会忽略这个其实这在千兆下非常关键。1000BASE-T是四对线同时双向传输靠DSP做回波抵消和串扰抵消。如果四对线之间的传输延迟差太大DSP的收敛余量就会变少严重时直接协商不到千兆。各PHY芯片要求不太一样有的手册写对外skew控制在±50mil以内有的放宽到±100mil。我的建议是尽量做到对外也控制在50mil以内这样无论用什么PHY都有余量。百兆因为只用到两对线对外等长要求会宽一些但既然做了千兆设计就按千兆的标准走。关于蛇形等长走线有几个细节必须注意蛇形线的相邻线段间距要大于3倍线宽至少保证2倍否则相邻线段之间的耦合会破坏差分阻抗和信号时序蛇形线的幅度不要搞得太大一般不超过200mil大了会产生不必要的共模辐射蛇形绕线尽量靠近信号源端绕不要等长线末端再突然加一大坨。还有能通过调整布局来减少长度差就尽量别绕线绕线是不得已的补救措施。2.3 过孔、换层与参考平面完整性MDI段最忌讳的就是频繁换层。每一对过孔都会引入阻抗不连续点和回流路径切换所以布局时要让PHY、变压器、RJ45尽量在同一层完成连接。实在要换层必须保证以下几点Vias P和Vias N成对放置不要一个在南一个在北过孔尽量小一些典型的8/16mil钻孔/焊盘在MDI上是可以接受的过孔旁边要加回流地孔让回流路径顺畅切换换层前后差分对两侧的参考平面都要完整。我不止一次遇到这种情况工程师把MDI信号放在表层走着走着换到内层去绕等长绕完再换回表层去接变压器。这等于在传输线上制造了两个反射点千兆信号在这种结构下会出现明显的阻抗突变。你把这些过孔用TDR一测能看到一个很清晰的阻抗凹坑。MDI区域下方包括变压器和RJ45附近的参考平面必须完整。不能有电源分割线横穿MDI走线底部也不能让MDI走线跨过地平面缝隙。很多人问MDI隔离带不是要掏空吗是的但掏空的是变压器正下方和隔离带区域不是让MDI走线随便跨越一个大空洞。走线区域和掏空区域要明确分开走线的参考平面必须是连续的。3. 布局顺序PHY、变压器、共模电感、RJ45怎么摆MDI布局的灵魂就一句话信号从PHY出来后以最短路径、最少绕动、按顺序经过共模电感、变压器到达RJ45。但“按顺序”三个字里藏着大量细节。很多人摆成一字型就算完事却忽视了器件之间的距离、器件下方的处理、以及RJ45本身的选型。3.1 信号流向决定布局顺序不许绕来绕去PHY芯片的MDI引脚出来之后典型的链路是PHY引脚 → 串联电阻/交流耦合电容视PHY方案而定→ 共模电感/共模滤波器 → 变压器 → RJ45。有的PHY芯片已经内置了端接电阻和共模电压生成电路外部不需要再加有的还需要交流耦合电容。不管哪种方案布局都必须严格按信号流向排布不能为了美观或者布线方便把器件换个位置。PHY到变压器的距离各芯片厂商参考设计通常建议控制在2~3厘米以内越短越好。这个距离太长的话这一段的差分走线会成为天线把PHY侧的共模噪声辐射出去。变压器到RJ45的距离也同样要控制好一般不超过1~2厘米。另外PHY、变压器、RJ45尽量放在同一侧、同一层避免信号从PCB正面穿到背面再接RJ45座。还有个容易被忽略的点PHY到MAC的接口RGMII/SGMII走线不要把PHY围起来导致MDI出线被逼着绕一大圈。布局阶段就要把两套接口的走线通道分开规划MDI出线方向直接朝向板边的RJ45不要出现U形或者S形的出线路径。3.2 变压器下方要不要挖空共模电感前后怎么走这是业界争论比较多的地方不同变压器厂商给的建议也不完全一样。但我的理解和实际验证结果是变压器正下方可以挖空目的是打断初级侧和次级侧之间的地耦合路径将共模噪声隔离在变压器两侧但挖空范围要克制不要扩大成一个巨大的槽。有些参考设计甚至建议变压器下方不挖空只做隔离带因为现代变压器的层间电容已经做得很小挖空的收益有限反而可能导致参考平面不连续。我的习惯是如果板厂和仿真条件允许就按变压器datasheet里的布局指导图做如果没给就按“隔离带6~20mil宽、变压器正下方局部掏空、掏空区不回填任何金属”来做。共模电感Common Mode ChokeCMC在百兆/千兆以太网里非常常见一般放在PHY和变压器之间。CMC之前的走线是PHY出来的信号CMC之后到变压器还是一段走线这两段都算MDI的一部分都要控100Ω差分阻抗。CMC焊盘本身的阻抗不连续点靠缩短走线长度来减轻影响所以CMC要贴着变压器放而不是放在PHY旁边。CMC到变压器的连线尽量短且两对线之间的间距要拉开避免互相串扰。3.3 RJ45座子的选型和机械接地RJ45要选带屏蔽的还是不带屏蔽的取决于产品定位和EMC要求。我的经验是金属外壳RJ45座必须把金属壳单独接地通常接到chassis ground机壳地而不是直接大面积接到GND平面。如果RJ45外壳是塑料的那就没有金属壳接地问题但内部金属弹片如果存在也要处理好。带不带变压器也影响布局。市面上有很多RJ45集成变压器座connector with magnetics这种方案省掉了独立变压器但内部结构紧凑对layout的要求反而更集中——你只需要管好座子到PHY的走线而且座子引脚长度、内部变压器位置都是固定的没有太多调整空间。分离式变压器的优点是布局灵活、器件可选范围广缺点是占面积大需要你仔细控制各段走线长度。RJ45座子的机械结构还要注意一点金属壳与PCB之间的固定脚hold-down tabs不只是物理固定还承担接地功能。如果固定脚直接连接到内部GND平面会使机壳地和信号地直接连通相当于把隔离带旁路掉这是很多EMC问题的根源。正确的做法是把固定脚区域与GND平面用开槽隔开然后通过高压电容或磁珠与GND单点连接具体做法在下一节展开。4. 隔离地、跨接电容与ESD防护MDI区段的电源/地设计是高速设计里“看起来简单、实际最绕”的部分。很多人直接把MDI地、机壳地、数字地混在一起结果EMC测试的时候共模辐射压不下去也有一些人走向另一个极端把地挖得千疮百孔导致信号回流路径断裂。掌握好这个平衡需要理解地分割的目的而不只是机械地照着参考设计抄。4.1 MDI地、机壳地、数字地到底怎么连以太网接口里至少存在三个“地”的概念PHY芯片和整个单板系统的数字地GND变压器次级侧线缆侧的MDI地以及RJ45金属外壳相连的机壳地Chassis Ground。变压器提供了初级侧和次级侧的隔离这个隔离不仅针对信号也体现在地平面上。常规做法是隔离带将MDI地与GND分开MDI地独立成一个岛RJ45金属壳接到Chassis GroundChassis Ground与GND之间通过高压电容跨接也有并联一个高阻磁珠或直接短接的做法取决于产品和认证需求。高压电容在这个位置的作用是给高频共模噪声提供一个低阻抗回流路径同时阻止低频大电流在两地之间流动。电容量一般取100pF到1000pF耐压要求通常在2kV以上具体值根据EMI测试结果调整。也有部分设计会把RJ45金属壳直接跟MDI地区域搭在一起再通过电容连接到GND。这两种做法在不同参考设计里都有见过没有绝对的对错。我的判断标准是看整机结构如果RJ45外壳和机箱金属结构连通那么RJ45外壳接Chassis Ground是对的如果RJ45在塑料外壳里、不接触机箱那它更适合跟MDI地一起浮地再跨电容接GND。4.2 跨接电容和磁珠的选型与摆放高压跨接电容要选低ESL、低ESR的陶瓷电容封装建议0805或0603太大寄生电感大太小耐压和机械强度又不够。电容的摆放位置很关键它必须跨接在隔离带两侧靠近RJ45座而且电容本体要跨在隔离带缺口上使信号回流路径最短。有时候设计里会用磁珠替代跨接电容或者电容和磁珠并联。磁珠的作用是把地的低频直接连起来、高频隔开适合两地直流电位一致、但需要抑制高频噪声的场景。选磁珠时看100MHz下的阻抗值常用几百欧到1kΩ左右额定电流要能满足该区域的回流需求。但注意磁珠在高频下呈高阻恰恰可能把高频共模噪声的回流路径堵住所以在1000BASE-T这种高频应用里我更倾向用电容而不是磁珠做跨接。低频直接导通的需求如果确实存在再用一个小封装磁珠并联。4.3 ESD防护器件怎么放才有效网络接口的ESD防护一般用TVS二极管阵列或压敏电阻。TVS器件选择时先看工作电压1000BASE-T的MDI信号线上有共模电压偏置通常是2V左右工作电压选5V或符合PHY手册要求的规格别拿3.3V的TVS直接怼上去不然信号高电平会触发TVS导通导致信号被钳位。TVS的摆放位置直接决定防护效果。一定要靠近RJ45连接器放置TVS到连接器引脚之间的走线越短越好最好控制在100mil以内寄生电感越小、钳位响应越快。另外TVS的接地端要直接接到MDI地区的参考平面用最短路径打孔下到平面层不要绕远路去接GND否则泄放路径太长ESD电流会耦合到其他信号上。信号线上串共模电感对于ESD也有一定帮助但要明确共模电感的抗浪涌能力不是无限的它主要用于抑制共模干扰防ESD的主力还是TVS。设计上不要把防护希望全寄托在变压器上变压器的隔离耐压虽然通常有1.5kV但那是工频绝缘耐压对上升沿极陡的ESD脉冲来说变压器级间寄生电容会直接把部分能量耦合过去。5. 新板常见故障与排查思路前面写了那么多设计规范但如果板子已经打样回来了、问题出来了该怎么一步步定位这一节写几个我自己经常遇到的故障现象和排查链路。排查的思路比结论更重要因为不同PHY芯片、不同变压器参数下故障表现会有细微差别但排查逻辑是一致的。5.1 链路起不来先看PHY再看物理层新板最常见的问题是RJ45插上网线电脑上显示“网络电缆被拔出”或者PHY的link状态寄存器一直为0。我的排查顺序是固定的。先用万用表确认RJ45引脚焊接没问题、变压器绕组的直流电阻正常初级和次级绕组一般不导通但是同一个绕组两端的阻值应该在几欧到几十欧。然后确认PHY芯片的时钟是否工作MDI设计有千奇百怪的问题但PHY没时钟是最高频的低级错误用示波器量PHY的时钟引脚没有波形就别往下查了。再读PHY寄存器确认PHY的模式配置、MDI/MDIX配置是否正常。物理层排查时示波器查PHY侧MDI引脚正常情况下能看到清晰的差分信号哪怕没有对端连接PHY也会发link pulse。如果PHY侧有信号、变压器次级侧没有问题大概率在变压器或其周边元件。如果连PHY侧都测不到信号反过来查PHY配置和时钟。这一步能快速缩小范围避免在整条链路上瞎找。5.2 能link但丢包严重、协商速率不对比完全不通更折磨人的是能link上但Ping包丢包率很高或者链路速率不稳定1000M协商不上、只能跑100M。千兆协商不上、百兆正常首先要怀疑千兆用到的那四对线里是不是有一对或者多对有问题。重点检查四对差分线的连通性、等长情况、以及焊接。我遇到过变压器虚焊导致某一线对时断时连的情况Link状态会反复跳变。这种情况下万用表只能量出“通断”量不出“信号质量”需要用示波器在PHY的MDI引脚观察四对差分信号是不是都有输出。丢包严重但信号波形“看起来正常”这时候要怀疑对间串扰或者共模问题。重点看MDI差分对之间的间距是否足够有没有在很长距离上并行还要看变压器下方的隔离带是否被破坏比如铺铜时不小心把隔离带的槽堵上了或者螺丝孔固定脚把两个地短接了。这些隐患通过目视检查和对比参考设计都能发现。5.3 用眼图和TDR从根上找问题如果常规检查查不出问题就需要上仪器了。眼图是最直观的手段把示波器带宽开到1GHz以上在PHY侧MDI差分对上测眼图。眼图张开度够不够、交叉点是否清晰、有没有明显的噪声带都能反映链路质量。千兆以太网对MDI信号质量的容忍度其实比很多人想象的低看到眼图比较模糊时回波损耗和串扰往往已经很严重了。TDR时域反射计则用来查阻抗不连续点。TDR能看到沿线的阻抗变化曲线如果变压器焊盘处出现明显的阻抗尖峰或者凹陷那这一段的过孔或铺铜处理就有问题。TDR还能检查对间等长是否真的做到了看四对线的反射波形在时间轴上的分布是否一致。这个对于判断等长做得好不好比拿卡尺量走线长度要准确得多因为TDR量的是从测试点到反射点的总延时。6. 后记我现在设计MDI时必查的几个item讲了这么多最后梳理一下我现在做MDI设计时评审阶段必查的几个清单项希望对你有帮助。这些不是从哪本书上抄来的是这几年产品开发过程中一遍遍改板、一遍遍打样后沉淀下来的习惯。第一查链路完整性。从PHY MDI引脚到RJ45逐个器件确认不要漏掉交流耦合电容、共模电感、变压器、ESD器件这些中间环节对照PHY的参考设计确认哪些器件是芯片内部集成的、哪些必须外部加不要重复加也不要省掉。第二查差分参数。用阻抗计算工具核对MDI差分对阻抗目标是否为100Ω对内等长控制在5mil内对外等长控制在50mil内蛇形绕线间距和幅度是否合规。这几项是改版最频繁的地方也是检查时最容易出问题的地方。第三查布局和地。信号流向是否顺畅、PHY到变压器距离是否足够短、变压器下方处理是否合适、RJ45固定脚与GND平面是否已分隔、跨接电容是否放在了隔离带缺口中间。地的问题最难从原理图上看出来必须结合PCB的实际铺铜去判断。第四查防护器件位置。TVS是否靠近RJ45、接地路径是否最短、TVS型号的工作电压是否匹配PHY的MDI共模电压。ESD防护不是加了器件就了事位置错了防护效果可能下降一个量级。第五也是我最想强调的一点拿到新PHY芯片时一定要去把芯片厂商的参考设计、评估板layout文件要过来仔细看MDI部分的细节处理。参考设计里藏着大量不起眼却决定成败的内容比如某个电阻为什么放在那里、变压器下面为什么挖了一条特定形状的槽、ESD管为什么偏了45度摆放。这些细节很多时候是芯片厂商在实验室里调了很久才调出来的最优解。一开始不理解没关系先照着做再做差异化尝试比一上来就按自己的想法乱发挥要稳妥得多。MDI这一段路说难也不难说不难也真的坑很多。希望这篇总结能让你在设计评审时多一双眼睛少走一些我当年走过的那种弯路。