用Allegro 16.6做PCB设计也有七八年了这版本说老不算老说新肯定谈不上但直到今天依然有大量公司和外包项目在用。每次帮同事调环境、配设置翻来覆去就是那几个问题ODBC数据源连不上、快捷键不顺手、转格式出问题、光绘文件导出报错。这些东西单独搜都能搜到但零零散散没有一个系统地讲。这篇就当是给自己做个备忘也顺便把这些年踩过的坑、试出来的靠谱设置方案一次说清楚。写之前先给个定位这篇文章适合正在用Allegro 16.6做Layout的工程师也适合刚从AD或PADS转过来、被Allegro各种反人类默认设置折磨的新手。里面涉及的内容包括环境变量、ODBC配置、快捷键、设计规则、封装处理、Gerber导出、文件转换、疑难杂症排查基本覆盖了日常使用频率最高的那些设置项。每个设置我都会讲清楚“为什么这么设”不是光给步骤。1. 环境与基础设置装好之后先别急着画板很多人拿到Allegro 16.6装完打开就开始画结果画到一半发现各种不对劲库路径找不到、快捷键不习惯、颜色模板乱得没法看。这些都是环境级设置没做好的锅我个人建议装完软件后先花半小时把这些底层配置理清楚后面能省下大量时间。1.1 环境变量的配置思路先说说环境变量。Allegro对环境变量的依赖程度很高其中最关键的是HOME变量。默认情况下Allegro会在HOME目录下生成pcbenv文件夹用来存放你的用户配置文件包括allegro.ini、env、allegro.geo等。如果你装完软件发现快捷键改了不生效、菜单配置老是还原十有八九是HOME路径出了问题。注意HOME变量不是系统自带的需要手动添加。建议单独建一个目录比如D:\cadence\home不要用默认的C:\Users\xxx避免系统重装后配置丢失。具体步骤如下右键“我的电脑” - “属性” - “高级系统设置” - “环境变量”。在“用户变量”里新建一个变量变量名填HOME变量值填你创建的目录比如D:\cadence\home。确认后重新打开Allegro软件会自动在该目录下生成pcbenv文件夹。这里有个很实用的细节把HOME指到D盘之后你所有的自定义快捷键、脚本、用户配置都跟着走换电脑或者重装系统时只要把这个目录拷过去Allegro的配置就全回来了。我做外包项目时经常要在不同电脑间切换这个习惯帮我省了不少事。另外系统变量里通常还会有一个CDSROOT指向Cadence的安装根目录。正常情况下安装程序会自动配置好不用手动改。如果你看到CDSROOT失效或者指向错误Allegro会直接打不开这时候检查一下这个变量是否指向了实际安装路径比如D:\Cadence\SPB_16.6。1.2 ODBC数据源配置组件库与CIS功能的关键热搜词里反复出现“odbc数据源”这是个让很多人卡住的点。ODBC数据源主要用在CISComponent Information System组件信息系统功能上用来连接元器件数据库实现原理图里直接调用元件并带出封装、型号、BOM信息。先说结论如果你只是画原理图、画PCB不强依赖CIS数据库ODBC不是必须配的跳过不影响。但如果是公司标准化库管理或者你想让原理图器件直接关联到服务器上的元件库那就必须配置ODBC。配置ODBC数据源时最容易遇到的坑是位数不匹配Cadence Capture CIS 16.6默认是32位程序所以ODBC数据源要配置32位版本的。在64位系统上控制面板 - 管理工具 - ODBC数据源打开的是64位管理器用它配置的数据源32位程序根本读不到。正确做法是打开32位ODBC管理器路径在C:\Windows\SysWOW64\odbcad32.exe。很多教程没提这一步导致无数人配置完CIS还是连不上数据库十有八九就是栽在这里。具体配置流程以连接Access数据库为例运行C:\Windows\SysWOW64\odbcad32.exe在“用户DSN”或“系统DSN”里点“添加”。选择Microsoft Access Driver (*.mdb, *.accdb)注意不同Office版本驱动名称略有区别。填写数据源名称比如CIS_DB然后选择你的数据库文件路径。测试连接确认成功后打开Capture CIS在Options - CIS Configuration里关联这个数据源。实际操作中还有一类情况是ODBC配置完但CIS里看不到数据通常是数据库文件本身有密码保护或者表结构不被CIS识别。CIS对数据库表结构有固定要求必须包含Part Number、Value、Footprint这些关键字段没有的话需要在数据库里加视图或者改表名。1.3 快捷键与ENV文件定制Allegro的快捷键机制和AD完全不同它不提供菜单式设置界面而是通过修改env文件来实现。这个文件位于HOME目录下的pcbenv文件夹里文件名就叫env没有扩展名。自定义快捷键的核心逻辑是在env文件末尾追加alias命令。比如alias F2 done alias F3 oops alias F4 cancel alias F5 ripup alias F6 add connect alias F7 vertex alias F8 show element alias F9 assign netname alias F10 add arc这些alias后面的命令对应的都是Allegro菜单项底层的Command名称。如果你不确定某个操作的命令名可以直接在Allegro命令行里输入alias查看所有已定义的快捷键和对应命令也可以在命令窗口输命令时观察状态栏提示。实战心得我常用的快捷键会同时定义两套一套功能键方便左手操作一套字母组合键方便盲打。比如F6用来走线c用来复制v用来打孔p用来放置焊盘。数字键1到0分别对应不同的格点设置比如alias 1 grid 5、alias 2 grid 25。这里要特别提醒一个容易踩的坑env文件修改后必须重启Allegro才会生效光开新图纸是不行的。另外16.6版本对env文件里中文支持不太友好注释尽量用英文避免出现乱码或者命令识别错误。2. 原理图与网表衔接OrCAD Capture和Allegro怎么配合才顺手很多新手最大的困惑是原理图画完了不知道怎么样才能把网表导入PCB或者导入后发现封装对不上、引脚网络对不上。这一章节把原理图到PCB的链路捋一遍。2.1 OrCAD关联Allegro的设置先说说关联。Allegro套件里的原理图工具是OrCAD Capture CIS也有叫Capture的PCB工具是Allegro PCB Designer。两个工具之间通过网表Netlist来衔接网表有几种格式Allegro用的是自己家的telesis格式。关联设置的核心在Capture里打开Capture CIS菜单Options - Preferences进入Miscellaneous选项卡。这里有一个Allegro相关的选项组设置PCB Editor的路径和名称确保系统能找到allegro.exe。另外在工程文件.dsn上右键选择Edit Object Properties可以在属性里添加PCB Footprint字段这个字段的值必须和Allegro封装名完全一致否则导入网表时会报找不到封装。这里就引出第一个常见问题为什么网表导入提示“Footprint not found”原因往往很简单——原理图里的PCB Footprint属性值和Allegro库里的封装名对不上。比如原理图填0805但库里封装名是R0805那就必然报错。解决办法有两个一是统一命名规范二是用全局替换。Capture里支持批量修改属性选中所有器件在属性编辑器里统一替换PCB Footprint的前缀或后缀。我在实际项目中会把所有电阻电容封装统一命名为R0402、C0603这种格式方便管理和复用。2.2 网表导入Allegro的完整流程与常见报错网表导入其实不复杂顺序反了才会出问题。正确流程是在Capture里选中.dsn工程名菜单Tools - Create Netlist。弹出的窗口里选PCB Editor选项卡勾选Create PCB Editor Netlist格式保持默认的telesis。点确定后软件会生成一个网表文件通常放在工程目录下的allegro子文件夹里。打开Allegro PCB Designer新建空白板子菜单File - Import - Logic。在Open对话框里选刚才生成的网表文件导入方式选Placement和Schematic都行看你要不要保留位号布局信息。这个流程里最常遇到的报错有以下几种报错信息根本原因解决办法ERROR(SPMHNI-175): Device/Symbol not found原理图中器件缺少PCB Footprint属性在Capture里给器件补全封装名WARNING(SPMHNI-229): Net has fewer than two connections网络只有一个引脚连接通常是原理图悬空或单端网络回去检查原理图逻辑ERROR(SPMHNI-211): Device has no pin原理图符号本身没有引脚重建或替换原理图封装ERROR(SPMHNI-425): Could not find part number元件库中找不到对应Part Number检查元件库配置排查这些报错的思路都一样先看第一条报错因为后续报错往往会连锁产生。把第一条解决掉后面的也许自动就消了。2.3 封装导入与“Cell read-only”问题热搜里有个词是“allegro cell read-only”这确实是新人常撞的墙。在Allegro里封装Symbol有两种来源一是从库文件.dra打开编辑再保存二是直接在PCB里创建或修改后存入库。问题往往出在第二种情况——当你试图编辑一个已经放置到PCB里的封装时软件提示“Cell read-only”。这个提示的意思是该封装在PCB设计文件里作为实例存在默认是只读的不允许你直接改它的图形。想要修改封装必须回到封装编辑器里改然后刷新PCB里的封装。实际操作步骤文件菜单File - New选择Symbol类型如果要改的是封装就选Package symbol。通过File - Open打开原始.dra封装文件或者用File - Import - Library把PCB里的封装导出出来再编辑。修改完成后保存回到PCB编辑器菜单Place - Update Symbols勾选你要更新的封装类型点击刷新。还有一个更省事的方案直接复制一个封装名在新名字下修改然后去PCB里替换这样既保留原始封装又能做局部修改。这个技巧在备用焊盘、按键开窗这些需要微调的封装上非常实用。3. 布局布线核心设置把规则和显示调到可用的状态Allegro 16.6的默认设置说实话不太好用——颜色花哨但不实用默认线宽规则太宽松格点设置也跟国内工程师的习惯不太匹配。画板之前先把这些调整好能少走很多弯路。3.1 活动类和子类的理解与设置热词里反复出现“活动类和子类”这是Allegro里一个基础但非常重要的概念。Allegro PCB的图层结构是两级的大类Class和子类Subclass。大类包括ETCH走线层、PIN焊盘、VIA过孔、BOARD GEOMETRY板框、MANUFACTURING制造层等。每个大类下面又有子类比如BOARD GEOMETRY下面有OUTLINE板框、SILKSCREEN_TOP丝印顶层、SOLDERMASK_TOP阻焊顶层等。这个两级结构是Allegro图层管理的核心跟AD里简单的“顶层/底层/机械层”完全不同。习惯了AD的人刚转过来最大的障碍就是找不到层其实就是没理解Class和Subclass的从属关系。实际操作中你可以在右侧Options面板里看到当前的活动类和子类。默认情况下Allegro会把当前操作的类和子类固定在那里你画的每一步都只作用于这个类和子类。比如你要画板框就要选择BOARD GEOMETRY类的OUTLINE子类你要放走线就要选择ETCH类的TOP或BOTTOM子类。注意不要在一个子类里混放不同类型的对象。比如丝印层细线如果画到了BOARD GEOMETRY/OUTLINE里板框导出Gerber时会一起输出制造厂分不清就会乱。我自己习惯在开始布局前先花几分钟把需要的Class和Subclass全部建好。方法是Setup - Subclasses在这里可以新建自定义子类。比如我通常会在BOARD GEOMETRY下新建ASSEMBLY_NOTES、FIDUCIAL、TOOLING_HOLES等子类把不同类型的信息分开管理。3.2 走线线宽、差分对与过孔设置Allegro的走线线宽由Design Rules里的Physical Constraints控制。默认规则通常是单一走线宽度不区分电源、信号。实际项目里我的做法是把网络按电源、高速、普通信号分类在建Net Class的基础上分别设置线宽规则。操作入口Setup - Constraints - Physical Constraints选择Net Class在Constraints表格里设置Min Line Width、Default Line Width、Max Line Width。常用线宽表我一般这样设网络类型最小线宽mil默认线宽mil最大线宽mil间距要求普通信号5686/6电源网络1020508/8差分对455.5按差分规则注意设置Spacing Constraints里的间距规则至少设一组默认间距比如6mil和一组电源间距比如8mil避免电源网络跟信号线靠太近。差分对设置在Setup - Constraints - Electrical Constraints里选择Differential Pair可以设置差分对的线宽、间距、长度差等参数。Allegro支持自动匹配等长但前提是你得先把差分对网络对定义好走线时使用Route - Differential Pair命令来扇出。这里有一个经验Allegro对差分对的支持在16.6版本已经很成熟了但要注意差分对必须在约束管理器里定义不能像AD那样靠手动走线模拟。定义的入口是在Electrical Constraints里新建Differential Pair规则然后把对应的网络对添加进去。过孔设置同样在Physical Constraints的Vias栏里。默认的过孔库不一定适合你的板子我的做法是用Setup - Design Parameter Editor - Via设置默认过孔再配合Padstack编辑器自定义过孔。电源网络用大孔信号网络用小孔这样生产焊接都省心。3.3 铜皮、铺铜与“铜皮只有轮廓”问题铺铜是Layout里最常用到的操作之一Allegro里用Shape - Add来铺铜默认的铺铜类型是动态铜皮Dynamic Copper。动态铜皮的特性是当你走线或移动器件时它会自动避让非常智能。热搜词里的“allegro铜皮只有轮廓”这是一个高频问题。现象就是你铺铜之后只看到铜皮的轮廓边框看不到实际填充的铜皮DRC还报一堆错。这个问题的根源通常是以下几种情况第一动态铜皮没有实际填充。Allegro里动态铜皮需要显示出来才看得到如果Display - Status里的Shape Fill处于“No”状态那铜皮就只有轮廓。你需要在设计界面按Display - Color/Visibility确保铜皮层被勾选显示或者快捷键F5刷新一下。第二铺铜参数里的Void避让设置过于严格导致铜皮面积被掏空到看起来像没有铜。这个在Shape - Select Shape后右键Parameters里调整Void参数可以解决。第三铜皮没网络。铺铜时不指定网络铜皮不会与任何网络连接自然也显示不出实际的铜连接形态。铺铜时在Options面板里选择正确的Net名称非常关键。心得16.6的动态铜皮刷新有时不实时我用了一个土办法——给铜皮加一个极小的编辑操作比如移动0.01mm再撤销强制它重新填充。另外出Gerber前务必跑一次Shape - Fill确保所有铜皮都已经填充完毕否则光绘文件里铜皮会缺失。3.4 走线角度检查与铜皮避让热词里有“allegro 90°走线检查”这个其实是一个DRC规则设置。很多Layout规范里不允许90度直角走线因为直角处阻抗突变且容易引发蚀刻问题所以需要用DRC来约束走线角度。在Setup - Constraints - Physical Constraints里每个网络类都有Line Bend相关设置把角度限制为135或45度这样走线时软件就会自动避免90度直角。不过也补充一句Allegro的自动避让是有限度的两条线交叉时难免出现小角度折线DRC检查时成绩不好看。我的习惯是走线结束后用Route - Gloss - Parameters里的Line Smoothing功能自动修线能减少人工调整量。关于铜皮避让上面说的是动态铜皮自动避让但实际中偶尔会遇到避让效果不理想——比如过孔到了铜皮边缘却还留下多余的空隙。此时需要检查Shape - Select Shape后右键Parameters里的Void Auto设置通常把Minimum Neck和Gap值设小一点避让效果会更紧凑但也不能太小否则生产端容易出问题。4. 文件输出与转换Gerber、BOM、坐标、格式互转画完板子不是结束得把东西交出去。Gerber、坐标文件、BOM这三大件还有不同EDA软件之间的格式转换每一个环节都有暗坑。4.1 Gerber光绘文件导出与常见报错Allegro出Gerber的入口有两个旧的Manufacture - Artwork和新的File - Export - Gerber。16.6版本两者都保留我建议用Manufacture - Artwork因为可以更精细地控制每一层。出Gerber前必须做几件事设置Film Control在Artwork Control Form里为每一层顶层走线、底层走线、顶层丝印、底层丝印、顶层阻焊、底层阻焊、顶层助焊、底层助焊等添加相应的Subclass。设置Apertures这里要特别注意默认D码表是否完整特别是如果用到特殊焊盘或异形孔D码可能缺失。稳妥办法是勾选Unlimited Dcodes让软件自动生成。设置NC Drill在NC Drill对话框里选择钻带格式常用的格式是5位整数2位小数的英制格式比如2:5格式。单位选择English还是Metric要跟板厂确认国内板厂一般用毫米也可以但为了配合光绘文件通常建议与Gerber的单位保持一致。检查Artwork里的Film名称不要有中文字符和空格否则个别板厂的CAM软件不识别。常见报错之一是“undefined padstack”或者“cannot find padstack”。这个原因通常是封装库路径设置不对导致光绘生成时找不到焊盘定义。解决办法是在Setup - User Preferences里设置psm路径指向你的封装库目录。另外一个常见问题是出Gerber时提示“Database was saved with older version”这是因为16.6打开过高版本保存过的文件数据库版本升级过。解决办法是出光绘之前把文件另存为当前版本.brd或者用File - Export - Gerber新文件格式导出。特别注意Artwork设置里有一项“Suppress unused pads”和“Suppress shape fill”这两个勾选项极其关键。前者会删掉未使用的焊盘和引脚后者会关掉铜皮填充。如果误勾了出出来的光绘文件会缺东西而且肉眼不容易发现。出完Gerber后我习惯用CAM350或者免费的GerbView再打开看一遍别看花眼。4.2 坐标文件与BOM导出坐标文件Pick and Place用于SMT贴片Allegro里有专门入口菜单File - Export - Placement。弹出的Placement Export对话框里选择单位推荐毫米设置小数位选择你要导出的层Top、Bottom。导出的文件是.txt格式用Excel打开就是每个元件的位号、X坐标、Y坐标、旋转角度、所在面。这里有一个容易忽略的小设置Placement Export里的Body Center和Symbol Origin两个选项。SMT设备贴片时会参考元件的几何中心所以通常选Body Center会准一些。如果用默认的Symbol Origin有些异形封装会导致贴片偏位。BOM导出则是在Capture或Allegro里做我更推荐在原理图端导出因为信息更全。Capture里选中.dsn工程菜单Tools - Bill of Materials。在弹出的窗口里可以设置输出的字段默认是Item、Quantity、Reference、Value、Footprint。输出的格式默认是Open XML或Comma Separated我用的是Comma Separated后用Excel打开再整理。一个经验之谈BOM导出的字段顺序和表格格式最好按你们公司ERP或采购模板来定义否则每次都要手工调整。在Bill of Materials里把字段顺序调成位号、数量、型号、封装、厂家、备注基本可以做到零手调。如果你是在Allegro端用File - Export - Bill of Materials它会更侧重于当前PCB上实际使用的器件也支持自定义输出模板但字段定义没有Capture方便适合在板子快完成时做一次实物BOM核对。4.3 Allegro转PADS、转AD的实用经验热词里“allegro转pads”和“allegro转ad”都是高频需求。国内公司之间互相给资料经常遇到对方用PADS或Altium Designer但你这边是Allegro得做格式转换。先说说Allegro转PADS。PADS官方是没有直接从.brd导入的插件的但PADS附带的PowerPCB转换器在PADS安装目录里可以将Allegro 16.6的brd文件转为PADS能识别的.asc格式。操作流程PADS安装目录下找到PADSTranslator工具。选择Allegro to PADS模式。选中你的.brd文件设置输出路径开始转换。转换完成后用PADS Layout导入生成的.asc文件。但这里必须提醒转换效果很大程度上取决于原始Allegro文件的规范程度铜皮、差分对、板框经常转换后变形。我的经验是转换前先清一遍DRC把明显违反规则的对象删掉或重画转换成功率更高。Allegro转AD则要小心一个经典报错“not recognized or version is too old”。AD导入Allegro文件时需要的是ODB格式或者Allegro Design File格式而且AD对Allegro 16.6的版本支持不算好经常抱怨版本太老。我的推荐方案是在Allegro里用File - Export - ODB导出中间格式再用AD的File - Import - ODB来导入。这个流程比直接尝试导入.brd成功率高得多尤其是面对大板子时。实战心得无论转PADS还是AD转换后的文件都要认真地检查三项一是网络连接完整性二是铜皮融合情况三是器件封装映射关系。尤其是封装映射跨工具转换时丢失或错误非常常见我经历过一把转换后两百多个器件封装全变成未知的惨案后来都是转换完先跑一遍DRC加对照BOM抽查。5. 高频疑难杂症排查清单最后一章把前面提到和没提到的常见问题集中梳理一下。这里不会写太详细的操作步骤更偏向一个速查手册的感觉你可以存下来等遇到问题时直接对号入座。问题现象可能原因排查思路与解法打开brd时没有弹出Product Choice窗口工作目录或HOME路径被改过软件找不到产品配置检查HOME环境变量恢复默认工作目录用Tools - Options手动指定产品原理图引脚类型Power报警告Capture里引脚属性设置不匹配通常是把电源脚设成了普通Pin在Capture的Part Editor里把引脚类型改成Power且引脚名不能重复铜皮只有轮廓Shape Fill状态未开启或动态铜皮参数异常按Shape - Fill强制填充检查显示设置和铺铜参数无用焊盘去除不了有网络连接关系或者负片层的Anti Etch未清检查连接关系用Shape - Manual Void手工挖掉负片里检查Anti Etch快捷键修改不生效env文件路径错误或修改后未重启确保HOME变量有效env文件放在pcbenv下重启AllegroPCB板框无法选中当前活动子类不是OUTLINE或者板框绘制在别的子类在Options面板选择BOARD GEOMETRY/OUTLINE再尝试选中过孔无法放置当前网络不满足过孔规则或过孔未定义检查Physical Constraints里的Via列表确认默认过孔存在DRC报一堆“Shape”相关错误动态铜皮避让冲突菜单Shape - Select Shape后右键Parameters调整Void参数重新FillGerber导出时缺层Artwork Film Control设置不完整逐层检查Film Control里的Subclass是否添加齐全网表导入时Footprint找不到原理图封装名和Allegro库封装名不一致统一封装命名在Capture里批量替换属性值封装编辑时提示Cell read-only当前封装是PCB里的实例回到封装编辑器修改或直接复制一个封装名再改Allegro打开高版本文件失败数据库版本升级问题用更高版本软件另存为低版本格式或用ODB中转这个表格是我从一个项目一个项目里积攒出来的覆盖面绝对超过平时能搜到的那些零散问答。如果你处理完表格里的问题还是没有头绪我的建议永远是先看命令行窗口里红色的ERROR和黄色的WARNINGAllegro十次有九次会把具体问题直接告诉你只是大多数人习惯性忽略。5.1 CIS数据库连接失败这个单独拎出来说因为它是原理图阶段最容易卡住的问题热搜里出现频率也高。CIS连接数据库报错往往不是软件问题而是环境问题。排查顺序确认ODBC管理器用的是32位的odbcad32.exe而不是系统默认的64位管理器。确认数据源名称DSN在CIS配置里填写的名称和ODBC里创建的名称完全一致。确认数据库文件有读取权限特别是公司服务器上的数据库多换几个账号试一下。确认数据库表结构包含Part Number、Value、Footprint等必要字段。我遇到过最离谱的一次是别人把Access数据库放在了一个带中文名的文件夹下CIS连接时路径解析乱码直接报错改成英文路径后立竿见影。5.2 特殊设置NC Drill与背钻、盲埋孔最后聊一个进阶话题。如果你的板子需要盲埋孔或背钻那么Allegro 16.6里有一些设置必须提前做好不然后期返工成本极高。盲埋孔的定义在Setup - Constraints - Physical Constraints - Vias里需要先通过Padstack Designer创建不同层的过孔类型然后在约束管理器里按层对赋予使用权限。如果用了盲埋孔出光绘时要特别留意Artwork里的Drill Layer和NC Drill设置盲埋孔的钻孔文件通常是多个必须按层输出。背钻Backdrill是16.6支持的一个相对高级的功能用于高速信号通孔去掉多余金属柱减少信号反射。操作入口在Manufacture - NC - Backdrill设置时需要指定背钻孔的深度范围以及被打背钻的网络。这个设置如果出错打出来的板子可能孔壁上残留过多铜屑影响信号质量。不过说实话如果你是做常规2层板或4层板盲埋孔和背钻大概率用不上看看了解即可。最后再说几句写到这里这些设置应该够用一阵子了。我在实际使用中最深的感受是Allegro本身是一个集成度很高的工具它的问题多半不是功能缺失而是配置不当和习惯差异。花点时间把环境、规则、输出这三层基础搭好后面画板子的效率会完全不同。再分享一个小技巧16.6的User Preferences里有一项Ui相关的NoDrag或Misc选项把suppress_drc_warnings这类选项关掉DRC报错会显示得更明确排错时看提示比瞎猜靠谱得多。另外布板之前在Setup - Design Parameter Editor里把Placement和Route的格点设好我习惯用25mil和5mil配合能少走很多回头路。这篇整理的设置项不一定覆盖所有场景但绝对是从实际项目里沉淀下来的经验。如果你在别的设置上也踩过坑欢迎按同样的思路去排查——先想明白Allegro为什么要这么设计再动手改成功率会高很多。