很多人第一次打开 Altium Designer 2022会觉得这不就是个高级画图软件吗——左边拖个元件右边连根线最后导出 Gerber 交给板厂齐活。我第一次独立做完整板子的时候也是这么想的结果打样回来那天万用表一测就懵了原理图里两个网络标签差了半个字母一个写成MOTOR_A另一个写成MOTOR_A_编译器没报错板子上却完全断开。那次之后我才真正理解一个完整的 PCB 电子设计工程项目本质上不是画图而是一条从需求确认到生产文件的完整链路中间任何一环偷懒都会在打样甚至量产阶段连本带利地还回来。Altium Designer 2022 在工程管理这块已经相当成熟Layer Stack Manager、Design Rule、OutJob、ActiveBOM 这些模块串起来基本能覆盖中小规模项目的全流程。我下面按自己实际做项目的顺序把整条链路拆开讲一遍从立项前的参数确认到元件库准备、原理图绘制、PCB 布局布线再到 DRC 验证和 Gerber 输出最后是这几年踩过的坑和排查套路。刚上手 AD 的朋友可以照着走一遍做了一两年但一直停留在只会连线阶段的也可以借这个机会把工程思路补一补。1. 动手之前把工程边界先钉死1.1 需求拆解这块板子到底要干什么我见过太多项目第一版打样回来才发现连接器方向反了、安装孔被电容挡住、整机装不进去。这些问题百分之八十不是画图水平的问题而是动手之前没把需求写成一张可核对的清单。所以在 AD 里点下第一个引脚之前我会先花半小时做一件事把板子要干什么用最笨的话写下来。具体要确认的东西就那么几类。电气层面输入电压范围和类型直流适配器、电池、USB 供电还是板内 DCDC 取电各路负载的电压电流有没有需要隔离的强电部分信号里有没有高速总线、差分对、模拟小信号。机械层面板子外形和最大厚度安装孔位置和孔径连接器的朝向和插拔方向需要避开的螺丝柱、屏蔽罩、电池仓。环境与合规层面工作温度范围是否需要三防漆有没有安规间距要求。生产层面打样数量、预计批量、目标板厂的最小线宽线距能力、单板成本红线。把这些写进一张表后面每一步都能回头对。类别要确认的点影响到的设计动作供电输入电压/电流、上电顺序、是否需要反接保护电源树设计、保险丝/PMOS 选型、铜箔宽度信号最高频率、是否有差分/等长要求层叠、阻抗控制、端接电阻机械外形尺寸、安装孔、连接器朝向板框导入、Keep-Out、3D 检查热最大功耗器件、环境温度散热铺铜、过孔阵列、器件间距工艺层数、板材、最小线宽线距、表面处理叠层参数、设计规则、成本提示需求清单不要写在脑子里也不要只写在聊天记录里。存成工程目录下的00_需求说明.md或者一份表格和原理图放在同一个版本库里。半年后你回头看这块板子唯一能救你的就是这份文档。1.2 AD 2022 的工程结构与文件组织AD 的工程文件后缀是.PrjPcb它本身不存内容只存这个工程包含哪些文件、用什么输出配置、编译选项是什么。真正的内容分散在各类文档里原理图是.SchDocPCB 是.PcbDoc原理图库是.SchLibPCB 库是.PcbLib集成库是.IntLib输出任务是.OutJob。我习惯的目录结构是这样的你可以直接抄MotorDriver_V1/ ├── 00_需求说明.md ├── 01_Datasheet/ 厂商原始资料、参考设计 ├── 02_Library/ 自建原理图库、PCB 库、集成库 ├── 03_Schematic/ .SchDoc 分页原理图 ├── 04_PCB/ .PcbDoc、叠层参数 ├── 05_Output/ Gerber、钻孔、BOM、坐标 ├── 06_Release/ 按日期归档的发布版本 └── MotorDriver_V1.PrjPcb这里有一个非常实际的理由AD 的工程在编译、输出时会在工程目录下生成Project Outputs、__Previews、History这类文件夹如果你把库文件和原理图随手丢在一个大目录里几个月后根本分不清哪个是最终版。分目录之后06_Release里按时间戳归档任何一版都能完整还原。命名规范同样值得提前定。我的习惯是器件位号按功能区段划分比如电源部分用U1xxMCU 用U2xx接口用J3xx这样看原理图的时候扫一眼位号就知道大概位置。网络命名上电源网用3V3、5V、VBAT这种统一前缀控制信号用MOTOR_A_PWM、LIMIT_SW_1这种功能_方向的结构。别小看命名板子一复杂起来NET1、NET2这种名字会让人疯掉。1.3 工艺参数前置层数、板材、最小线宽层数不要凭感觉定。我一般按这个逻辑走先把所有网络的信号类型分类统计电源网络的电流再数一遍需要完整参考平面的高速信号。如果只是单片机加几个接口两层板能搞定只要有高速信号、有较密的 BGA 或者电流较大直接上四层多出来的那点打样费远比你在两层板上折腾地平面便宜。四层板的经典叠层是信号-地-电源-信号顶层和底层走信号中间两层做完整的地平面和电源平面。好处是每个信号层都有一个相邻的完整参考平面回流路径短EMI 表现好。六层板常见的做法是信号-地-信号-电源-地-信号或者是信号-地-信号-信号-电源-地后者能做出两个紧耦合的中间信号层。具体选哪个取决于你的高速信号主要分布在哪几层。板材和工艺能力一定要提前找板厂确认网上那些通用参数表只能做参考不同厂的实际能力差很多。我一般会问板厂这几个数字最小线宽/线距常见的 6/6 mil好一点的 4/4 mil最小机械钻孔0.2~0.3 mm最小激光孔只在高密度 HDI 里用板厚公差阻抗控制精度。这些数字直接决定 AD 里的设计规则怎么填。参数两层板常见能力四层板常见能力备注最小线宽6 mil / 0.15 mm5 mil / 0.127 mm走细线不省钱别刻意压最小线距6 mil / 0.15 mm5 mil / 0.127 mm与铜厚相关1 oz 更难做细最小机械孔0.3 mm0.2 mm孔径小于板厚 1/8 时钻孔质量下降最小环宽0.15 mm0.13 mm太窄容易破环测试时断连阻抗控制一般不控可做 ±10%需要提供叠层和阻抗要求注意内层铜厚 1 oz 比外层更难做细线因为它要经过多次压合和蚀刻。如果你在内层排了 0.1 mm 的线一定要先问板厂能不能做否则报价的时候会被加价或者直接拒单。2. 原理图阶段把网络关系画对比画得好看重要2.1 元件库的三种来源与取舍AD 的元件库来源无非三种AD 自带库、厂商或第三方库、自己建库。我对这三者的态度很明确自带库和第三方库只当参考正式项目用的元件核心器件一律自己建。原因有三个。第一第三方库的引脚定义、封装尺寸经常对不上最新版数据手册尤其是连接器和电源芯片引脚顺序改版是常有的事用错一次就是整批板子报废。第二库文件里的器件参数比如耐受电压、精度不带BOM 出问题的时候很难追溯。第三自建库能顺带把 3D 模型和封装尺寸一起确认好后面布局阶段能直接用 3D 视图检查干涉。自建一个元件的完整流程我在 AD 2022 里是这样做的新建原理图库用Tools → New Component创建元件命名规则是厂商_型号_封装比如TI_TPS54331_SOIC8。对着数据手册画符号引脚编号Designator和引脚名Name必须和数据手册完全一致引脚类型Input/Output/Power/Passive也尽量填对这样 ERC 才有意义。新建 PCB 库用 IPC Compliant Footprint Wizard 生成标准封装非标准封装手动画焊盘尺寸按引脚尺寸 0.2~0.3 mm的单边余量放大。在原理图库里通过Add Footprint把 PCB 封装绑上去同时把 3D 模型STEP 文件也关联进来。编译集成库检查有没有报错然后把这个元件加进工程的库列表。如果你手上有一份现成的封装尺寸图用向导生成比自己画快很多而且不容易在焊盘间距上出错。手工画封装最容易翻车的地方是 QFN 和 BGAQFN 的焊盘长度要按数据手册推荐的引脚长 两端各外延一点来做太短会导致虚焊太长会导致连锡BGA 的球径和焊盘直径通常按 1:0.8 的比例走具体还是以数据手册的推荐值为准。库类型优点风险我的用法AD 自带库免费、现成封装偏通用、不贴合具体型号快速验证电路时用厂商/第三方库省时间版本滞后、引脚可能错画完后逐引脚核对数据手册自建库尺寸可控、可追溯前期投入时间正式项目的首选2.2 分页绘制与网络命名规范原理图一页画完看起来很爽但后面改起来会很痛苦。我的做法是按功能分页一页只讲一件事。以一块电机驱动板为例我会分成P01_Power电源输入和 DCDC、P02_MCU主控和晶振、P03_Driver栅极驱动和功率级、P04_Interface通信和调试口、P05_Connector对外连接器。每页左上角放一个标题块写清楚页名和版本。分页之后跨页连接就靠网络标签Net Label和端口Port。这里有个我踩过无数次的坑网络标签区分大小写而且允许特殊字符所以MOTOR_A和motor_a在 AD 里是两个完全不同的网络但肉眼扫过去几乎看不出区别。解决办法有两个一是全工程统一大写二是编译完一定要打开Navigator面板把所有网络列出来扫一遍。我现在养成的习惯是编译后直接看Messages面板网络只有一个节点的警告会排在最上面一眼就能看出来。总线Bus用起来能省不少事。比如 8 位数据线定义一条DATA[0..7]的总线然后用总线入口Bus Entry引出网络名写成DATA0到DATA7。名字格式必须严格一致DATA[0..7]对应的成员网络就是DATA0~DATA7中间不能有空格或者别的符号。总线本身不参与电气连接它只是个视觉和命名的约定最终编译出来的还是 8 根独立的网络。电源网络的命名也值得统一。我一般用3V3、5V、12V、VBAT、GND、AGND这一套模拟地和数字地如果分开走命名上就要区分最后在单点用磁珠或者 0 欧电阻连接。这里要提醒一句GND和AGND在原理图上必须是两个网络如果你在画图时把模拟部分的接地引脚直接连到数字地上AD 不会报错但地环路噪声就埋进去了。2.3 编译、ERC 与封装匹配检查原理图画完第一件事是Project → Compile PCB Project。编译过程中 AD 会做电气规则检查ERC把悬空的输入引脚、冲突的电源引脚、只连了一个节点的网络这些情况报出来。第一次做项目的人经常忽略Messages面板觉得没弹窗就是没问题其实 AD 默认只把严重错误弹窗警告都躺在面板里。编译完之后我会按这个顺序过一遍打开Messages面板逐条看 Warning判断是误报还是真问题。悬空的输入引脚如果确实不需要接就在引脚上放一个No ERC标记而不是直接无视。用Navigator面板按网络浏览重点看电源网络和差分对确认节点数符合预期。检查每个元件的封装是否都已绑定Tools → Footprint Manager可以一次性列出所有器件和它们的封装缺封装的会标红。检查位号有没有重复用Tools → Annotation → Annotate Schematics重新编号注意选对只对未编号器件编号还是全部重编。用Tools → Component Rule Check在原理图库里做一次检查看有没有重复的引脚编号。封装管理这一步特别值得强调。我遇到过一次某个 MOSFET 在原理图里绑的是 TO-220 封装实际应该用 DPAK结果 PCB 里焊盘间距差了 2 mm打样回来焊不上。现在我每次更新原理图之后都会打开 Footprint Manager 扫一眼这个面板能同时看到原理图里的封装名和库里实际存在的封装对不上就会标出来。3. PCB 布局结构和散热定生死3.1 板框导入与层叠设置布局的第一步不是拖元件而是把机械边界确定下来。如果结构工程师给的是 DXF 或 DWG 图纸用File → Import → DXF/DWG导入导入时要注意单位毫米还是英寸、图层映射把结构轮廓映射到 Keep-Out Layer 或者 Mechanical 层、以及坐标原点。导入之后用Design → Board Shape → Define from selected objects把板框定义出来。如果没有任何机械图纸那就自己画。在 Mechanical 1 层画一个闭合的矩形或者多边形圆角用Place → Arc补上然后同样用 Define from selected objects 生成板框。安装孔要用Place → Pad放在 Mechanical 层孔径设成螺丝的实际尺寸加 0.2 mm 余量比如 M3 螺丝配 3.2 mm 的孔。孔径太小装不进去太大又固定不住这个余量值得记一下。层叠设置用Design → Layer Stack Manager。AD 2022 的叠层管理器已经带了阻抗计算功能在叠层里右键可以选Add Layer增加层数双击介质层可以填厚度和介电常数。四层板的一个典型配置是这样层类型厚度说明Top Layer信号0.035 mm 铜厚顶层走线和铺铜Dielectric 1介质0.2 mmEr≈4.3顶层到地层的介质Internal Plane 1地平面0.035 mm完整地参考平面Dielectric 2介质0.9 mm芯板厚度Internal Plane 2电源平面0.035 mm电源分割Dielectric 3介质0.2 mm电源层到底层的介质Bottom Layer信号0.035 mm 铜厚底层走线总厚度加起来接近 1.6 mm 是常规选择实际数字要根据板厂的叠层表来填。填完叠层之后用叠层管理器里的阻抗计算器算一下 50 欧微带线的宽度介质厚 0.2 mm、Er 4.3 的情况下线宽大概在 0.35 mm 左右。这个数字只是估算最终以板厂给出的阻抗计算表为准因为他们的半固化片实际厚度和介电常数和理论值有偏差。3.2 布局顺序先结构件再大件最后按信号流布局的顺序非常影响返工次数。我的固定顺序是结构件优先大体积器件其次最后按信号流摆放功能块。结构件包括连接器、安装孔、按键、指示灯、屏幕、散热器、电池座。这些器件的位置往往由外壳决定一旦放错后面全部白干。放好之后可以用 AD 的 3D 视图View → 3D Layout Mode转一圈看有没有和外壳干涉的地方同时把 STEP 格式的外壳模型导入进来做装配检查这一步能提前发现很多装不进去的问题。大体积器件包括电解电容、电感、变压器、大功率 MOS 和它们的散热片。这些器件占地方还会发热位置一旦定了就不好挪。摆放的时候要考虑散热路径和风道尽量靠近板边或者通风口同时避开对温度敏感的器件比如晶振、基准源、电解电容本身。剩下的按信号流摆。信号从连接器进来经过保护、滤波、电平转换再到主控再到驱动和执行器。摆放的时候让这个链条在板上尽量是一条直线或者 L 形避免来回折返走线自然就好走。模拟部分和数字部分分区功率级和信号级分区中间用铺铜或者器件间距隔开。提示布局阶段不要急着走线先用Design → Room或者简单地在丝印层画框把每个功能块的范围圈出来。圈完之后整体看一眼如果发现某个块被挤在角落里现在挪还来得及。3.3 热设计与大功率器件的处理功率器件的热设计从布局阶段就要开始想。一个典型例子TO-252DPAK封装的 MOS它的散热主要靠底部那个大面积焊盘传导到 PCB 铜箔上所以你必须在焊盘下方铺足够大的铜并且打一排过孔把热量传到背面或者内层的铜平面。散热铺铜有几个具体做法。第一焊盘下方的铜面积尽量大我一般做到焊盘面积的 5 到 10 倍实在不够就多层叠起来算总面积。第二用 0.3 mm 孔径、0.6 mm 间距的过孔阵列贯穿到内层或底层的地平面过孔不要塞满除非板厂工艺支持阵列边缘离焊盘边缘留 0.2 mm 左右避免焊接时锡膏流走过孔。第三如果器件是插件式需要加散热片在布局时就要把散热片的空间和固定螺丝的位置留出来。还有一个容易被忽略的点是热隔离。同一个板上热敏器件比如 NTC 温度传感器、晶振、电压基准要和发热器件拉开距离至少 5 mm 以上实在拉不开就用开槽或者细颈铜箔隔开。我做过一块板子温度采样电阻离 DCDC 电感只有 3 mm结果实测温度比实际高了 8 度后来把电感挪到板子另一边才解决。4. 布线规则与走线实战4.1 设计规则体系怎么搭AD 的布线规则全部在Design → Rules里规则多达几十类新手一进去容易晕。我的做法是先搭一套最小可用的规则后面按需补充。必须配的规则有这几条Clearance间距至少设两个等级一个是全局默认比如 0.2 mm一个是针对特定网络类的高压间距比如 220V 部分设 3 mm具体按安规要求来。间距按网络类设置比一个个改网络方便得多。Width线宽同样分等级。信号线默认 0.25 mm电源线另设网络类按电流算出来的宽度走。最小线宽不能小于板厂能力最大线宽一般不用管。Via过孔常规过孔 0.3 mm 孔径 / 0.6 mm 外径电源过孔可以加大到 0.5 / 1.0 mm。Differential Pairs差分对如果用得上定义差分对命名规则比如USB_D和USB_D-配对然后设线宽、间距、最大不匹配长度。Plane平面设置平面层的连接方式热焊盘还是全连接反焊盘间隙多大。Mask阻焊阻焊开窗比焊盘单边大 0.05~0.1 mm太大容易连锡太小可能露铜。规则配好之后一定要用Design → Rules右上角的优先级功能排序优先级高的规则先匹配。我见过有人设了两条冲突的规则结果布线时线宽忽大忽小查了半天才发现是优先级搞反了。4.2 线宽和电流的工程算法线宽和电流的关系不是线性的跟铜厚、允许温升、走线位置外层还是内层都有关系。业界常用的依据是 IPC-2221 的图表我也用这套但会留出足够余量。下面是 1 oz 铜厚、外层走线、允许 10 度温升时的粗略参考值实际用的时候建议按算出来再乘 1.5 倍余量来取线宽 (mm)线宽 (mil)大约载流 (A)外层大约载流 (A)内层0.280.80.40.3121.10.60.5201.80.90.8312.61.31.0393.21.62.0795.52.8内层因为夹在板材中间散热条件差同样线宽能带的电流大概只有外层的一半左右这个差异在设计电源平面的时候要特别注意。如果电流比较大靠加宽线宽不现实我的做法是换思路一是增加铜厚从 1 oz 提到 2 oz载流能力大概翻倍但代价是最小线宽线距能力下降成本也上去二是用平面层做电源直接整片铜载流能力远超走线三是并行走线两条 1 mm 的线并起来比一条 2 mm 的线散热更好但要保证两条线的电流分配均衡。注意铜箔宽度不是唯一变量。过孔、连接器引脚、保险丝这些环节往往是电流瓶颈。我做过一个 5 A 的电源路径走线加到 3 mm 宽了结果连接器用的是 0.5 mm 引脚间距的排针单针额定 1 A完全撑不住。设计时要把整条路径上的每个环节都算一遍。4.3 差分、等长、回流与铺铜差分对的处理核心是三件事等宽、等距、等长。差分的两条线在整段路径上要保持线宽一致、间距一致遇到需要拐弯的地方用对称的圆弧或者 45 度角不要用 90 度直角。换层的时候两条线要同时换过孔成对摆放距离尽量近。如果实在做不到完全等长允许的偏差一般控制在信号上升沿对应长度的十分之一以内具体数值按接口标准来USB 2.0 一般不用太苛刻高速差分就要严格一些。等长绕线用在并行的总线或者时钟和数据之间。AD 里有Interactive Length Tuning工具可以按目标长度自动绕蛇形线。绕线的时候要注意两个点一是蛇形线的间距不要太小至少保持 3 倍线宽否则线间耦合会变强二是绕线尽量放在原始路径的中段不要贴着器件引脚绕避免引入额外的寄生参数。回流路径这个概念新手最容易忽略。高速信号的返回电流走的不是地线而是紧贴着信号线下方的那层参考平面。所以信号线换层的时候参考平面如果也换了就必须在换层过孔旁边放一个地过孔给返回电流提供一条通路。没有这条通路返回电流就要绕远路形成一个大的电流环辐射和串扰都会变差。我的习惯是信号换层旁边 1 mm 内必须有地过孔这个动作做多了就成条件反射了。铺铜是收尾动作但也有讲究。地平面铺铜用Place → Polygon Pour设置好网格Grid和最小宽度网络选 GND然后勾选移除死铜。死铜就是那些孤立的小铜块它们不接地反而会当天线辐射所以一定要移除。铺铜和焊盘的连接方式用热焊盘Thermal Relief辐条宽度按电流大小取一般 0.3~0.5 mm四根辐条。如果是大电流焊盘改成全连接Solid。5. 设计验证与生产文件输出5.1 DRC 检查和 DFM 复核清单布线完成之后跑Tools → Design Rule Check。DRC 报告里会列出所有违反规则的地方我一般按这个优先级看先看短路和未布线的网络这些是致命错误再看间距违规判断是误报还是真问题最后看丝印压焊盘、孔径过小这类工艺问题。DRC 报告里有两类常见误报值得提前处理。一类是焊盘间距违规因为 AD 计算的是焊盘的外形轮廓而实际板厂的蚀刻会有一点收缩这种在安全范围内可以忽略。另一类是丝印压焊盘只要丝印没有压在需要上锡的区域一般不影响生产但为了美观还是尽量挪开。DRC 跑完之后我还会做一遍人工复核清单是这样板框是否闭合有没有断口导致板厂无法识别外形。所有安装孔、定位孔是否都做了孔径对不对。有没有孤立的焊盘或者网络单节点网络。极性器件电解电容、二极管、LED、芯片的方向标记是否清楚丝印上有没有、-、缺口标记。位号丝印是否清晰可读有没有重叠字符高度一般不小于 0.8 mm。工艺边、拼板方式、Mark 点是否需要如果是批量生产要提前和板厂确认。5.2 Gerber、钻孔、BOM、坐标文件的输出生产文件一次性输出用 OutJob 最省事。File → New → Output Job File创建一个.OutJob在里面勾选需要输出的内容配置好输出路径以后每版只用点一下Generate就行。手工输出的话主要分几步。Gerber 用File → Fabrication Outputs → Gerber Files单位选毫米格式常用 2:5整数位 2 位、小数位 5 位前导零省略勾选Embed apertures把光圈信息嵌进文件里。要输出的层包括每一层的线路、阻焊顶层和底层、丝印顶层和底层、钻孔图和板框。钻孔文件用File → Fabrication Outputs → NC Drill Files单位和格式要和 Gerber 保持一致否则板厂的软件会读错坐标。BOM 用Reports → Bill of Materials导出成 CSV 或者 Excel。AD 2022 里的 ActiveBOM 可以在 BOM 里直接关联供应商和价格做采购清单很方便。导出时把位号、数量、型号、封装、描述这几列保留其他的按需删减。注意 BOM 里的型号要和实际采购的一致包括封装后缀和温度等级LM317和LM317T是两个不同的采购项。坐标文件Pick and Place用File → Assembly Outputs → Generates pick and place files用于 SMT 贴片。要选对单位和坐标原点一般用板子左下角作为原点单位毫米格式 CSV。导出后要核对一下器件数量和方向尤其是二极管、三极管这类有极性的器件。打包归档的时候我会用一个小脚本按日期自动归档省得手动复制漏文件$root D:\Projects\MotorDriver_V1 $stamp Get-Date -Format yyyyMMdd_HHmm $dest Join-Path $root _release\$stamp New-Item -ItemType Directory -Path $dest -Force | Out-Null Copy-Item $root\05_Output\* -Destination $dest -Recurse -Force Copy-Item $root\*.PrjPcb -Destination $dest Copy-Item $root\03_Schematic\*.SchDoc -Destination $dest Copy-Item $root\04_PCB\*.PcbDoc -Destination $dest Write-Host 已归档到 $dest5.3 版本管理与工程归档PCB 项目的版本管理很多人只靠文件名后面加日期做到第三版就彻底乱了。我的建议是工程目录本身就放在 Git 或者 SVN 下或者至少用一个带版本的备份机制。AD 的.PrjPcb、.SchDoc、.PcbDoc都是二进制或者半二进制格式Git 的 diff 意义不大但至少能保证每个版本的完整快照。归档的时候除了源文件我还习惯把这几样东西一起存进去Gerber 和钻孔文件的压缩包、BOM 清单、坐标文件、板厂的打样确认邮件或者聊天记录、以及这一版的改动说明。改动说明不用写得多正式一两句话就行比如V1.2 把电源电感从 4.7uH 改成 10uH降低纹波把温度采样电阻挪到远离 DCDC 的位置。半年后你回头看这份记录能省掉大量推理时间。提示发布版本的文件夹命名用yyyyMMdd_HHmm这种能自然排序的格式不要用最终版、最终版2、最终版_真的最终。这个坑我踩过真的很难受。6. 常见问题与排查实录6.1 典型报错与异常速查AD 用久了报错就那么几类整理成表基本能覆盖日常八成的场景。现象常见原因处理方式编译后网络只有单个节点网络标签拼写不一致、总线名字格式错用 Navigator 列出网络对照检查标签大小写和特殊字符原理图元件在 PCB 里找不到封装未绑定、封装名在库里不存在打开 Footprint Manager补绑定或重新建封装布线时线宽自动变小规则优先级冲突、网络类没匹配上到 Rules 里按优先级排序确认网络类包含该网络DRC 报大量间距违规规则设得过严、焊盘轮廓计算方式复核最小间距是否符合板厂能力必要时降低全局间距铺铜后出现孤岛死铜未移除、铺铜网络没设勾选 Remove Dead Copper检查铺铜网络是否为 GNDGerber 打开是空白输出层没勾选、文件单位不匹配重新输出确认包含所有线路层和阻焊层板厂反馈钻孔偏位钻孔文件和 Gerber 单位或原点不一致统一用毫米和同一原点重新输出工程打开特别慢缓存和自动备份堆积、3D 模型过大清理临时目录和自动备份精简 3D 模型精度6.2 缓存清理与工程瘦身AD 用久了会越来越卡尤其是打开大工程的时候。缓存主要堆在几个地方用户目录下的临时文件夹、工程目录里的Project Outputs和__Previews、以及自动备份目录。自动备份的位置在Preferences → Data Management → Backup里可以看到默认会保留一批历史版本时间长了能占好几个 G。我的清理流程是这样的先关掉 AD然后删除工程目录下的Project Outputs、__Previews、History文件夹这些是可以重新生成的再清空系统临时目录里 AD 相关的缓存文件。最后在 AD 的设置里把自动备份的数量和时间间隔调小一点比如每 15 分钟备份一次、只保留 5 个版本。还有一个容易被忽略的点是 3D 模型。STEP 模型精度越高文件越大一块普通板子加上几个高精度连接器模型工程文件可能就到几百兆了。我的做法是布局检查完之后把用不到的高精度模型替换成简化版或者干脆移除需要检查的时候再加载。6.3 几条踩坑心得做了这么多年板子有几个教训是花钱买来的写在这里希望能帮你省点。第一电源网络一定要单独设网络类别偷懒用默认线宽。我有一次做一块 12V 转 5V 的板子DCDC 的输出电容到负载之间用 0.25 mm 的默认线走过去满载的时候压降有 0.3V负载直接欠压复位。后来改成 1 mm 铺铜才解决。第二连接器的封装一定要自己核对尤其是排针的针距。2.54 mm 和 2.0 mm 的排针外观看起来差不多焊盘间距差了 0.54 mm画错了整排焊不上。我现在养成的习惯是只要用连接器一定拿卡尺量一下实物或者对照数据手册的机械图确认针距。第三测试点Test Point不要省。每个电源网络、关键信号、地都在板子上留一个测试点最好是 1.0 mm 以上的圆形焊盘方便探针接触。板子回来调试的时候有测试点和没测试点排查效率差好几倍。第四丝印永远比你想的更重要。位号要清楚极性要标接口方向要标比如TX、RX、5V、GND这些标在连接器旁边调试口要标。板子焊好之后你是靠丝印来认接口的不是靠记忆。第五第一次打样一定要留足余量。器件位置留一点调整空间关键网络预留跳线焊盘电源部分留出改值的余地。第一版板子几乎不可能一次完美留余量能让第二版少改很多东西。最后分享一个我自己的小习惯每块板子设计完之后我会把它在 3D 视图里转一圈假装自己是装配工人看看哪个器件挡手、哪个接口插不进去、哪个螺丝拧不动。这个动作花不了五分钟但帮我在好几块板子上提前发现了装配问题。设计这件事图纸上看不出来的问题往往在动手装的时候才暴露能在图纸阶段就模拟一遍装配比打样回来返工划算太多了。