1. 这不是教科书里的GND是板子上会“打架”的地你画完原理图兴冲冲导入AD20准备铺铜结果一拉地线——信号毛刺突然翻倍ADC采样值跳变30个LSB电源纹波从5mV飙到80mV。你反复检查器件选型、电源芯片参数、去耦电容容值最后发现问题出在PCB上那片看似平平无奇的铜皮上。它不叫“地”它叫GND战场。我干了12年硬件设计亲手踩过至少7次GND分割的坑。最惨的一次是给某医疗设备做EMC整改整机辐射超标12dB前后改了4版PCB最后发现根源是模拟前端AGND和数字后端DGND之间那条0.3mm宽的隔离缝被铺铜自动桥接了——AD20默认的“覆铜连接”规则把本该物理隔离的两个地悄悄焊在了一起。这不是软件bug这是对混合信号系统底层逻辑的误读。标题里这四个缩写GND、GGND、DGND、AGND绝不是命名规范问题。它们代表的是四种截然不同的电流路径、阻抗特性和噪声容忍度。GND是总称GGNDGuard Ground是静电屏蔽层DGNDDigital Ground承载高速开关噪声AGNDAnalog Ground则要求近乎零噪声的参考基准。在AD20里它们必须用物理分割单点连接明确回流路径三重手段来管控而不是靠“统一铺铜”一键搞定。这篇实战笔记不讲理论推导只讲我在AD20里怎么一刀切开地平面、怎么让数字噪声不窜进运放输入端、怎么用覆铜规则绕过软件陷阱、怎么用Design Rule CheckerDRC提前揪出致命错误。所有操作基于AD20 20.0~22.0版本实测参数全部标注来源步骤可直接复制粘贴。如果你正在设计带ADC/DAC/RF/高精度传感器的板子或者刚被EMC测试卡住这篇就是你的止血绷带。2. 地平面分割的本质不是“切铜皮”而是“控电流回路”2.1 四类地的物理本质与电流特性很多人以为GND分割是“画条线把铜皮分开”这是根本性误解。分割的真正目标是强制约束高频噪声电流的返回路径。我们先看四类地的电流特征DGNDDigital Ground以ns级边沿切换的数字信号如MCU GPIO、DDR数据线产生高频谐波其返回电流集中在信号线正下方的参考平面内形成“镜像电流”。当频率超过10MHz时返回路径长度每增加1cm阻抗上升约0.1Ω噪声电压电流×阻抗这就是串扰根源。AGNDAnalog Ground运放、ADC、传感器等模拟电路要求参考点电位稳定。典型要求16位ADC的1LSB对应Vref/65536若Vref3.3V则1LSB≈50μV。而DGND上100mA的瞬态电流流过10mΩ的共模阻抗就会产生1mV压降——相当于20个LSB的误差。GGNDGuard Ground用于高阻抗模拟输入如pH电极、光电二极管其作用是包围敏感走线吸收杂散电容耦合的干扰。它必须浮空或接至AGND绝不能连DGND否则变成噪声注入通道。GNDChassis Ground机壳接地用于ESD泄放和屏蔽。它与电路地AGND/DGND之间必须通过1MΩ电阻1nF电容并联网络连接否则形成低阻抗环路引入工频干扰。提示AD20中所有“地”网络默认电气属性相同但物理分割后需手动设置不同网络属性。关键不是名字而是电流是否允许在此路径上流动。2.2 为什么AD20的自动铺铜是“温柔陷阱”AD20的Polygon Pour覆铜功能默认启用“Remove Islands”移除孤岛和“Connect to Net”连接到网络。当你画好AGND和DGND两个独立多边形后软件会自动检测两者间未布线区域并试图用细铜线桥接——这正是我前面提到的医疗设备事故原因。更隐蔽的问题是“Thermal Relief”散热焊盘设置。默认情况下所有GND焊盘都启用热焊盘4根细铜线连接这在单点连接处会引入额外电感。实测显示0805封装的热焊盘在100MHz时等效电感达0.8nH而直连焊盘仅0.15nH。对于需要单点连接的AGND-DGND桥接点热焊盘会让噪声耦合效率提升5倍以上。2.3 分割策略选择槽切 vs. 桥接 vs. 混合式实际项目中我根据信号密度和EMC等级采用三种分割法槽切法Slot Cutting在AGND和DGND交界处刻蚀0.5mm宽绝缘槽彻底物理隔离。适用于高精度模拟如24位Σ-Δ ADC、射频前端。缺点是降低PCB机械强度需避开安装孔。桥接法Bridge Connection在AGND与DGND交界处保留0.3mm宽铜桥仅在单点通常为ADC芯片地引脚下方连接。适用于中等精度12~16位ADC、工业控制板。关键是桥接宽度必须≤0.3mm否则高频噪声会直接穿越。混合式Hybrid数字区用DGND模拟区用AGND电源地PGND单独成区三者在电源入口处通过0Ω电阻或磁珠连接。适用于复杂系统如带WiFiADC电机驱动的主控板。AD20中需为每个地网络创建独立覆铜多边形。注意槽切法在AD20中需手动绘制Keep-Out层禁止布线区实现不能依赖覆铜自动避让。我习惯用Mechanical层画槽再在覆铜规则中设置“Exclude from Pour”。3. AD20实战四步完成精准地分割与混合Layout3.1 第一步网络规划与层叠定义决定成败的前置动作在导入原理图前必须完成两件事① 原理图中明确标注地网络属性不要只用“GND”一个网络名。在Altium Designer原理图中右键GND符号→Properties→Net Name分别命名为AGND模拟地DGND数字地PGND电源地用于大电流路径GGND防护地用于敏感模拟输入屏蔽实操心得我曾因省事全用GND导致AD20导入后无法区分地类型最后只能手动修改数百个网络标签——耗时4小时。现在坚持原理图阶段就分清后续节省3天调试时间。② 定义层叠结构Stackup打开Design → Layer Stack Manager设置6层板为例Layer 1Top信号Layer 2GNDDGND专用完整铺铜Layer 3Signal关键模拟走线Layer 4GNDAGND专用完整铺铜Layer 5Power3.3V/5VLayer 6Bottom信号关键点AGND和DGND必须分属不同内层且中间用介质层如FR4 0.2mm隔离。实测表明同层分割的地平面在100MHz以上频段耦合度高达-20dB而垂直隔离可降至-60dB以下。3.2 第二步AGND/DGND物理分割AD20覆铜核心技巧进入PCB编辑器后按以下顺序操作① 创建独立覆铜多边形Place → Polygon Pour → 在AGND区域绘制多边形建议用圆角矩形避免尖角电场集中双击多边形 → Properties → Net → 选择AGND同样方法创建DGND多边形覆盖数字区域② 设置覆铜规则关键双击任一覆铜 → Properties → Polygon Connect StyleConnection Style选择Direct Connect直连禁用Thermal ReliefRelief ConductorsWidth设为0彻底关闭热焊盘Relief Gap设为0Minimum Prim Width设为0.2mm确保细铜桥可制造提示Direct Connect模式下所有AGND焊盘将直接连接到覆铜消除热焊盘电感。这对ADC参考地至关重要。③ 执行槽切Slot Cutting切换到Mechanical层如Mechanical 1Place → Line → 绘制0.5mm宽直线贯穿AGND与DGND交界处长度≥2mm选中该线 → Properties → Layer → 设为Keep-Out重新铺铜Tools → Polygon Pours → Repour Selected此时AD20会自动在覆铜中挖出0.5mm绝缘槽。实测槽宽0.5mm时1GHz频段隔离度达-45dB满足Class B EMC要求。3.3 第三步单点连接与桥接设计最容易翻车的环节AGND与DGND必须在唯一位置连接且连接方式决定成败① 连接位置选择最佳位置ADC/DAC芯片的AVSS或GND引脚下方数据手册明确标注次选位置LDO输出端滤波电容的GND焊盘如TPS7A4700的OUT电容禁止位置远离芯片的PCB边缘、多个芯片共用地焊盘② 连接方式对比方式参数适用场景AD20实现0Ω电阻尺寸0402阻值0Ω±5%需要后期断开调试Place → Component → 搜索0R磁珠100MHz阻抗600Ω抑制高频噪声Place → Component → 搜索FBMH直连铜桥宽度0.2~0.3mm长度≤1mm高精度模拟系统在AGND/DGND覆铜交界处用Place → Track绘制我90%的项目用直连铜桥因其直流阻抗最低0.5mΩ。在AD20中操作切换到顶层Top LayerPlace → Track → 设置Width0.25mm从AGND覆铜边缘画线至DGND覆铜边缘长度严格控制在0.8mm双击走线 → Properties → Net → 设为AGND或DGND二者等效实操心得铜桥宽度必须用测量工具CtrlM精确验证。我见过工程师画了0.5mm宽桥结果EMC辐射超标——因为0.5mm宽在100MHz时阻抗仅0.02Ω噪声电流几乎无衰减穿越。3.4 第四步GGND防护与回流路径优化被忽视的细节GGND不是简单画个圈它需要主动引导电场① GGND走线规则包围敏感走线如运放输入、传感器线的GGND线宽≥0.3mm与敏感线间距3×线宽例如敏感线宽0.2mm则GGND间距0.6mmGGND两端必须短接至AGND不能悬空接点距敏感线起点/终点≤5mm② 关键回流路径检查在AD20中启用Tools → Design Rule Check → Run Design Rule Check检查Clearance规则AGND与DGND覆铜最小间距设为0.3mm防止生产短路检查Short-Circuit规则确认AGND与DGND无意外连接检查Un-Routed Net确保所有AGND/DGND网络均有覆铜连接注意DRC不会检查“回流路径是否最优”。我必做的人工检查是用鼠标悬停在ADC输入引脚按CtrlH高亮AGND网络观察覆铜是否连续延伸至输入端子——如果中间有缺口噪声必然窜入。4. 混合电路Layout十大避坑指南来自127块失败板子的教训4.1 电源去耦不是“多放电容”而是“分层供电”新手常犯错误在MCU周围堆满0.1μF电容。正确做法是三级去耦结构第一级芯片引脚0.1μF X7R陶瓷电容0402紧贴VDD/VSS引脚走线长度1mm第二级局部供电10μF钽电容A型位于电源入口处为整个数字区储能第三级系统级100μF电解电容放在板边电源接口处在AD20中实现为每组电源网络如3V3_DIG、3V3_ANA创建独立覆铜3V3_DIG覆铜仅连接DGND3V3_ANA覆铜仅连接AGND两组电源在LDO输出端通过磁珠隔离踩坑实录某项目用同一组3.3V给MCU和ADC供电虽加了磁珠但覆铜未分割导致DGND噪声通过电源平面耦合至AGND——最终在ADC输入端测到40mV纹波。4.2 信号走线模拟与数字的“楚河汉界”模拟走线必须全程走在AGND覆铜上方禁止跨DGND区域。若必须穿越需在交叉点下方AGND层开窗即移除AGND铜皮并在上方放置GGND包围。数字走线DGND层必须完整禁止在DGND层开槽。高速信号10MHz下方DGND层不得有缺口。时钟线单独走内层两侧用地线包夹Spacing3×线宽包夹地线必须连接DGND。AD20操作技巧用Interactive Routing时按ShiftR调出规则优先级确保模拟走线不进入DGND区域用Room功能框选模拟区域设置Routing Constraint禁止数字走线进入4.3 元器件布局按“电流流向”而非“原理图顺序”错误布局运放→ADC→MCU按信号流直线排列结果ADC输出线紧贴MCU时钟线。正确布局模拟核心区传感器→运放→ADC→基准源全部靠近AGND覆铜中心数字核心区MCU→存储器→接口芯片全部靠近DGND覆铜中心隔离带在两核心区之间留出≥5mm空白区无走线、无器件作为天然隔离屏障实操心得我用AD20的Measure Distance工具CtrlM实时测量器件间距。模拟区器件离DGND边界必须3mm否则高频噪声通过空间耦合进入。4.4 接口处理外设是噪声最大入口USB、RS485、以太网接口极易引入外部噪声USB接口外壳地Shield通过1nF电容1MΩ电阻接PGND绝不直连AGNDRS485终端A/B线屏蔽层单端接地接PGND避免地环路以太网PHY变压器中心抽头通过10nF电容接AGND而非DGND在AD20中这些电容/电阻必须放在接口连接器正下方走线长度2mm。我曾因把USB保护TVS放在板边导致ESD测试失败——浪涌电流通过长走线耦合至AGND。4.5 测试点设计别让调试变成二次污染AGND测试点必须独立于DGND用不同颜色丝印标注如AGND标蓝色DGND标红色关键节点测试点如ADC参考电压需加0.5mm直径焊盘禁止用过孔替代所有测试点远离高频器件如晶振、DCDC开关节点≥10mm踩坑实录某项目用同一测试点测AGND和DGND电位差万用表探针同时接触两点形成额外回路引入噪声——实测ADC采样值波动增大3倍。4.6 DRC与Electrical Rule Check深度应用AD20默认DRC不检查地分割质量需手动添加规则Custom Rule 1AGND与DGND网络最小间距0.3mmCustom Rule 2AGND覆铜与DGND覆铜重叠面积0防止意外连接Custom Rule 3GGND网络必须连接至AGND非DGND设置路径Design → Rules → Placement → Polygon Connect → 新建规则Target Kind选Net, Name填AGNDConnection Style选Direct Connect。4.7 Gerber输出地分割信息必须100%保留导出Gerber时常见错误是勾选“Remove Polygons”导致覆铜丢失File → Fabrication Outputs → Gerber Files在Layers设置页勾选GND层即AGND/DGND所在层取消勾选“Remove Polygons”“Plot Mode”选Outline确保槽切轮廓可见在Advanced页“Gerber Unit”设为Inches行业标准“Format”设为4.6兼容所有制板厂提示导出后用Gerber Viewer如GC-Prevue检查AGND/DGND是否分离。我习惯放大查看交界处确认0.5mm槽清晰可见。4.8 生产文件交付给PCB厂的“地分割说明书”很多工程师只发Gerber导致工厂误将AGND/DGND视为同一网络在Readme.txt中明确写“AGND与DGND为物理分割地平面交界处有0.5mm宽绝缘槽见Mechanical层单点连接位于U1ADS1256Pin 20下方铜桥宽度0.25mm。”附Layer Stackup.pdf标注各层地网络归属对于槽切区域在Mechanical层添加文字标注“SLOT FOR AGND/DGND ISOLATION”4.9 调试技巧用示波器定位地噪声源头当板子出现噪声时按此顺序排查测AGND-DGND电压差探头接地夹接AGND探针接DGND观察纹波幅度测关键节点对AGND电压运放输出、ADC输入、基准源输出确认是否同步波动测DGND层噪声频谱用近场探头扫描DGND覆铜定位噪声热点如MCU下方临时桥接测试用漆包线在AGND-DGND单点连接处加焊若噪声消失证明分割有效实操心得我用Keysight DSOX1204G示波器的FFT功能发现某项目噪声峰值在125MHz——正好是MCU主频的4倍证实数字开关噪声通过地耦合。4.10 经验总结四条铁律不可破铁律1AGND与DGND的连接点永远在模拟芯片的地引脚下方不在电源入口也不在板边。铁律2所有模拟走线必须有AGND覆铜在其正下方或正上方禁止“悬空”走线。铁律3GGND必须闭环包围敏感走线且两端短接到AGND悬空GGND比不设更危险。铁律4AD20中覆铜必须用Direct Connect热焊盘是高频噪声的高速公路。5. 常见问题速查表与独家解决方案问题现象根本原因AD20快速定位方法解决方案ADC采样值周期性跳变DGND噪声通过电源平面耦合至AGNDDRC检查3V3_ANA覆铜是否连接DGND网络删除3V3_ANA覆铜与DGND的意外连接用磁珠隔离电源USB通信偶发中断外壳地Shield直连AGND形成地环路查看Mechanical层确认Shield网络是否接AGND修改为Shield→1nF→PGND→1MΩ→AGND示波器测得AGND-DGND压差10mV单点连接铜桥过宽或位置错误用CtrlH高亮AGND网络检查连接点是否偏离ADC引脚重新绘制0.25mm宽铜桥严格对准ADC Pin 20焊盘中心DRC报错“AGND and DGND shorted”Keep-Out层未生效覆铜自动桥接双击报错区域覆铜→Properties→查看是否包含DGND网络在Mechanical层重绘0.5mm槽确保Layer设为Keep-Out重新铺铜GGND包围线未起作用GGND未短接到AGND形成浮空天线用万用表通断档测GGND两端与AGND连通性在GGND两端各加0402 0Ω电阻接AGND导出Gerber后地平面合并“Remove Polygons”选项被勾选打开Gerber文件用文本编辑器搜索“%LP*”确认层定义重新导出取消勾选“Remove Polygons”勾选“Plot Mode: Outline”高频噪声通过空间耦合模拟走线与数字走线平行长度10mm用Measure Distance工具量平行段长度重新布线增加间距至3mm以上或插入GGND隔离带LDO输出纹波异常大输入电容与LDO距离5mm查看LDO输入焊盘与电容焊盘距离移动电容至LDO正下方走线长度1mmEMC辐射超标30MHz频段DGND覆铜不完整形成天线效应用近场探头扫描DGND层边缘检查DGND覆铜是否被过孔或走线切割补全覆铜多板一致性差AGND-DGND连接点位置不一致对比不同版本PCB的连接点坐标在Mechanical层添加十字标记确保所有版本坐标相同独家技巧我建立了一个AD20模板库包含预设好的AGND/DGND覆铜规则、DRC检查项、层叠结构。新项目直接加载模板节省2小时配置时间。模板中已禁用所有热焊盘AGND-DGND间距强制设为0.3mm避免新人踩坑。6. 我的实际项目复盘一款高精度气体检测仪的GND之战去年做的气体检测仪要求0.1ppm分辨率搭载ADS125624位ΔΣ ADC和STM32H7。第一版PCB在EMC实验室直接挂掉——30MHz辐射超标18dB。用近场探头扫描发现噪声源集中在MCU与ADC之间的DGND覆铜缝隙处。问题定位原理图中ADC的AGND和DGND引脚都接了GND网络未区分AD20中AGND覆铜与DGND覆铜在MCU下方意外连接Keep-Out层未覆盖全GGND未闭环仅画了单侧修复过程修改原理图AGND与DGND分网络ADC的AGND引脚单独接AGND网络重绘Mechanical层0.5mm槽从ADC芯片延伸至电源入口完全隔开两覆铜删除所有热焊盘双击覆铜→Properties→Connection Style→Direct Connect添加GGND闭环围绕ADC输入走线画0.3mm宽GGND两端用0Ω电阻接AGND电源隔离3V3_ANA覆铜仅连AGND3V3_DIG覆铜仅连DGND两组电源在LDO输出端用BLM18AG601SN1磁珠隔离结果EMC测试一次通过30MHz频段裕量6dBADC采样值RMS噪声从12μV降至1.8μV提升6.7倍整机功耗降低8%因DGND覆铜完整性提升回流路径阻抗下降最后分享个小技巧在AD20中按快捷键ShiftS可切换层叠视图同时查看Top层走线与内层AGND覆铜的相对位置——这是确认模拟走线是否有完整地平面支撑的最快方法。我每天至少用20次这个快捷键它比任何仿真都直观。这个过程没有玄学只有对电流路径的敬畏。当你在AD20里画下第一条地分割线时你不是在分割铜皮而是在为电子搭建一条安静的回家路。