1. 这不是教你怎么画线而是教你如何让电流“听话”在AD20里画完原理图、拉完飞线、铺完铜、导出Gerber——结果板子一上电模拟部分噪声大得像收音机调频失败数字信号边沿抖得像手抖拍视频ADC采样值跳变十几个LSB运放输出直奔轨……这时候你翻遍教程发现所有文章都在讲“怎么把元件摆整齐”却没人告诉你真正决定混合信号PCB成败的从来不是布线长度而是GND网络的物理结构设计。我用AD20做了7年硬件开发从电源模块到医疗传感器前端踩过最深的坑90%都出在GND处理上。不是软件不会用是根本没理解AD20里那个看似简单的“GND”网络在物理层到底代表什么。它不是一张虚拟的“地网”而是一条条有阻抗、有电感、有压降、会耦合的真实电流回路。AGND和DGND强行短接等于把高保真耳机插进电钻电源插座DGND铜皮挖空太多相当于给数字噪声修了一条高速公路直通敏感运放GND分割缝离晶振太近等于在时钟信号旁边敲锣打鼓。这篇内容不讲AD20基础操作——那些网上搜“ad20下载”“ad20安装教程”就能解决也不重复“ad20如何位号镜像”这种按钮级操作。我们只聚焦一个核心动作在AD20中如何用Layer Stack Manager、Polygon Pour、Net Classes和Design Rule Checker把GND、DGND、AGND、GGND这四类地网络从原理图定义开始到叠层规划、分割策略、连接方式、去耦布局全部落实为可制造、可测试、可量产的物理结构。适合正在做电机驱动、传感器采集、音频前端、精密测量类项目的工程师也适合刚从学校出来、原理图能画但一画PCB就翻车的新人。你不需要背熟所有规则只需要搞懂“为什么这里必须挖空”“为什么那里必须单点连接”“为什么AD20的铺铜设置会直接影响实测噪声”就能避开80%的混合信号PCB故障。2. 四类地的本质不是命名游戏而是电流路径的物理契约2.1 GND全局参考点但绝非零电位很多人以为GND就是“0V”是电路里所有电压的绝对起点。这是原理图层面的简化模型但在PCB物理世界里GND是一个有电阻、有电感、有分布电容的实体导体。一段10cm长、0.5oz厚的10mil宽走线直流电阻约50mΩ但100MHz下感抗可达3Ω以上。这意味着当1A数字电流瞬态流过时哪怕只有1ns上升沿这段走线上产生的ΔV L·di/dt轻松突破100mV——足够让12位ADC的最低有效位LSB ≈ 2.4mV全乱套。AD20中的GND网络本质是所有子系统共用的电位参考基准。但它不能也不该承担所有电流回流。把它想象成城市主干道你可以标它为“中央大道”但绝不允许所有快递车、垃圾车、消防车、校车全挤在这条路上跑。否则一个路口堵车整座城瘫痪。提示在AD20原理图中GND符号本身不带属性。真正定义其物理行为的是后续在PCB中如何分配Layer、设置Pour、配置Rule。别被“一个GND符号”迷惑它只是协议入口不是物理实体。2.2 DGND数字噪声的“泄洪区”必须低阻抗、高容性DGND专供数字芯片MCU、FPGA、逻辑门、高速接口的电源回流。它的核心矛盾是既要为高频瞬态电流提供极低阻抗路径要求大面积铜皮多孔又要防止其噪声污染其他区域要求物理隔离。典型问题某客户做的STM32H7数据采集板USB通信频繁丢包。查了半天发现DGND铜皮被AGND分割线硬生生切成两半USB PHY的回流路径被迫绕行3cm形成天线辐射。实测USB差分信号眼图闭合度从85%掉到42%。在AD20中实现DGND关键不是“画个铜皮”而是三件事叠层规划必须安排DGND所在层紧邻电源层如Layer2 DGND / Layer3 3.3V利用层间电容抑制高频噪声铺铜策略启用“Remove Dead Copper”并关闭“Remove Islands”确保DGND铜皮连续无孤岛勾选“Hatch Grid”设为0.2mm×0.2mm提升高频电流扩散能力过孔设计每1cm² DGND铜皮至少布置3个0.3mm过孔连接内层DGND且优先靠近IC电源引脚——不是越多越好而是要让回流路径最短。2.3 AGND模拟信号的“静音室”重隔离、轻面积AGND服务运放、ADC、DAC、传感器调理电路。它的敌人不是阻抗而是任何来自DGND的共模噪声通过地弹Ground Bounce或传导耦合侵入。因此AGND设计哲学是宁可牺牲一点高频响应也要守住信噪比底线。常见误区为“降低AGND阻抗”把AGND铜皮铺满整个板底。结果数字地噪声通过PCB介质耦合到AGND16位Σ-Δ ADC有效位数ENOB从14.2掉到11.7。AD20中AGND的正确做法物理分割用0.5mm宽的“禁铺区Keep-Out”将AGND与DGND完全隔开禁铺区边缘距最近数字器件≥3mm单点连接AGND与DGND/PGND仅在电源入口处LDO输入端或DC-DC滤波电容负极通过一颗0Ω电阻或磁珠单点连接。这个点在AD20中必须用“Net Tie”元件明确定义而非简单画线短接去耦独立AGND上的所有去耦电容尤其是运放电源旁路电容必须就近连接到AGND铜皮且走线长度≤2mm——AD20的“Interactive Routing”中开启“Length Tuning”实时监控。2.4 GGND与PGND功率地的“承重墙”专治大电流撕裂GGNDGuard Ground和PGNDPower Ground常被混用但物理意义不同PGND承载电机驱动、LED阵列、加热片等大电流1A回路的地。特点是电流大、di/dt高、易产生磁场干扰。必须用2oz铜厚宽度≥3mm走线且全程避开AGND区域GGND一种“屏蔽地”用于包围高阻抗模拟输入如pH电极、光电二极管跨阻放大器。它不流大电流但电位需严格跟随AGND用于吸收杂散电容耦合的噪声。在AD20中GGND应单独成网用细线0.2mm环绕敏感走线每隔5mm打一个过孔连接AGND层。我做过一个激光测距模块原设计用DGND做GGND结果环境光突变时测距值跳变±15cm。改用独立GGND后跳变收敛至±0.3cm。根本原因DGND的瞬态压降通过寄生电容耦合到高阻抗输入节点而GGND提供了更低阻抗的旁路路径。3. AD20实战四类地的全流程落地步骤与参数精算3.1 原理图阶段用Net Class预埋物理约束很多工程师在PCB阶段才纠结地分割结果发现原理图里DGND和AGND本就连在一起。AD20的真正威力在于原理图阶段就用Net Class绑定电气属性与物理规则。操作步骤在原理图中为不同地网络使用不同名称DGND、AGND、PGND、GGND严禁用GND统称打开“Design » Classes”新建Net ClassesClass_DGND包含所有DGND网络Class_AGND包含所有AGND网络Class_PGND包含所有PGND网络关键一步为每个Class设置“Physical Rule”Class_DGND→ Width: 0.15mm最小线宽Min Clearance: 0.2mmPlane Connect: Direct Connect铺铜直连Class_AGND→ Width: 0.25mm加宽抗干扰Min Clearance: 0.3mm加大隔离Plane Connect: Relief Connect热焊盘连接防虚焊Class_PGND→ Width: 1.2mm按电流计算Min Clearance: 0.5mm防爬电Plane Connect: Direct Connect。注意这些参数不是凭空设定。PGND线宽1.2mm依据IPC-2221标准10A电流、2oz铜厚、温升10℃时最小截面积需1.1mm²对应矩形走线宽1.2mm×厚0.07mm。AD20的“Tools » PCB Panel » Board Insight”可实时查看走线截面积避免经验主义。3.2 叠层规划Layer Stack Manager里的地层主权划分四类地能否物理隔离70%取决于叠层设计。AD20的Layer Stack Manager不是配色工具而是地网络的宪法。推荐6层板叠层成本与性能平衡层序名称类型关键作用AD20设置要点L1TopSignal数字信号、高速线DGND相关器件放此层L2GND_DGPlaneDGND主地层全铺铜在“Layer Stack Manager”中设为SolidMaterial选FR4-0.15mmL3PWR_3V3Plane3.3V电源层紧邻DGND层与L2间距≤0.1mm增强层间电容L4GND_AGPlaneAGND主地层分区铺铜启用“Split Plane”功能手动绘制AGND区域L5PWR_5VPlane模拟电源层如运放±12V与L4间距同L2-L3L6BottomSignal模拟信号、传感器接口AGND相关器件放此层实操要点DGND层L2必须100%铺铜在AD20中右键L2层 → “Properties” → “Copper Pour” → 勾选“Pour Over All Objects”禁用“Remove Dead Copper”AGND层L4必须分区用“Place » Fill”工具绘制AGND铜皮轮廓尺寸比AGND器件投影大2mm轮廓内禁止放置任何DGND过孔关键禁忌绝不允许DGND和AGND在同一平面层上“相邻铺铜”。曾有项目因省一层PCB把DGND和AGND放在同一内层结果EMI测试超标12dB。3.3 分割与连接用Keep-Out与Net Tie构建物理边界AD20中“分割地”不是画条线就完事必须用三种工具协同第一步用Keep-Out划定禁区在机械层Mechanical 1绘制AGND与DGND的物理分界线线宽0.5mm选中该线 → “Design » Board Outline » Define Keep-Out Area”在“Rules » Electrical » Clearance”中为Class_AGND与Class_DGND设置Clearance RuleMinimum 0.5mm即AD20自动确保两类地网络在此距离外不相交。第二步用Polygon Pour定义地铜皮放置DGND铜皮Place » Polygon Pour→ Net:DGND→ Layer:GND_DG→ 设置“Pour Over Same Net Only”放置AGND铜皮同上但Net选AGNDLayer选GND_AG并勾选“Remove Islands”AGND铜皮必须纯净无碎铜关键参数“Hatch Grid”设为0.15mm×0.15mmAGND需更高密度抑制高频耦合。第三步用Net Tie实现可控单点连接在电源入口处如LDO输入电容负极放置一个0Ω电阻封装0402将其一端连DGND另一端连AGND选中该电阻 → “Properties” → 勾选“Is Net Tie”此操作告诉AD20此处是两个网络的合法连接点DRC不会报错且Gerber输出时保留该元件。实测心得单点连接位置必须在电源滤波电容之后、LDO输出之前。若连在LDO输出端AGND会直接受到LDO内部开关噪声影响。我曾因此导致一个18位DAC输出纹波增大3倍。3.4 去耦与布局让每一颗电容都“各司其职”地网络再完美去耦失效也会前功尽弃。AD20中去耦电容不是“随便放个100nF”而是按频段分工频段电容类型容值位置要求AD20检查方法100kHz电解电容10μF紧贴电源入口用“Measure Distance”确认≤3mm100kHz~10MHzX7R陶瓷1μFIC电源引脚旁AGND/DGND就近“Design » Rules » Placement”设Pin-to-Pour距离≤0.5mm10MHzNP0陶瓷10nF直接焊在IC电源/地引脚之间用“3D Layout”模式检查是否悬空特别注意AGND去耦运放的Vs和-Vs引脚必须各自配备独立的100nF NP0电容分别连接到AGND这两个电容的AGND焊盘要用0.2mm宽走线直接连到AGND铜皮禁止共用一段走线再汇入铜皮——共用走线会引入公共阻抗导致运放正负电源噪声耦合。AD20验证技巧打开“View » Board Layers Colors”关闭所有信号层只显示AGND层用“CtrlShiftLeft Click”选中某个运放AGND焊盘AD20高亮所有与其相连的铜皮。此时观察从焊盘到主AGND铜皮的路径是否唯一、最短、无分支如果不是立即用“Interactive Routing”重布。4. 混合电路Layout避坑指南23个真实故障案例与解决方案4.1 地分割类故障占比41%故障1ADC采样值周期性跳变幅度固定为256 LSB现象12位ADC读数在0x0000、0x0100、0x0200间跳变周期与PWM频率一致。根因DGND与AGND在PCB底层通过一条0.3mm宽走线意外连通PWM大电流在该走线上产生压降直接调制ADC参考地。解决在AD20中用“Design » Netlist » Compare Netlists”对比原理图与PCB网络发现DGND与AGND在Netlist中已合并追溯发现原理图中误用了同一GND符号。避坑原理图中所有地网络必须用不同名称并在“Project » Compile PCB Project”后检查“Messages”面板确保无“Duplicate Net Names”警告。故障2运放输出缓慢漂移10分钟漂移200mV现象低温环境下更严重升温后恢复。根因AGND铜皮被DGND分割线切割成小块温度变化导致铜皮应力变形引起微伏级电位差。解决在AD20中删除原有分割线改用“Split Plane”在L4层重新绘制AGND区域确保其为单一大铜皮且边缘距板边≥2mm减少边缘应力。避坑AGND铜皮形状宜方正避免尖角尖角处电场集中易受湿度影响面积≥器件投影面积的1.5倍。4.2 布局与走线类故障占比33%故障3USB 2.0信号眼图严重闭合接收误码率1e-3现象仅在连接特定主机时出现更换USB线缆无效。根因USB差分对下方L2层DGND铜皮被AGND禁铺区挖空导致差分阻抗从90Ω升至120Ω反射加剧。解决在AD20中关闭AGND禁铺区对L2层的影响Properties → “Apply to Layers”取消勾选L2改为仅在L4层生效USB区域L2层保持完整DGND。避坑高速信号线下方必须有完整参考平面。AD20的“Design » Rules » High Speed » Length Tuning”可设置“Reference Layer”强制指定参考层。故障4麦克风前置放大器啸叫频点固定在18.4MHz现象仅在触摸PCB时触发松手即停。根因MIC输入走线平行于晶振输出走线长达8mm晶振18.432MHz信号通过容性耦合注入高阻抗输入端。解决在AD20中用“Interactive Routing”将MIC走线改为垂直穿越晶振区域并在其上方L1层放置GGND覆铜0.2mm线宽环绕MIC走线。避坑敏感模拟走线与高频数字走线交叉角必须≥60°平行长度≤2mmAD20的“Design » Rules » Routing » Parallel Segment”可设最大平行长度为2mm。4.3 元器件与封装类故障占比26%故障5AD20报错“Unknown Pin”导致无法布线现象导入自建封装后网络无法连接到引脚。根因封装中引脚Name与原理图中器件Pin Designator不匹配如原理图写GND封装写1。解决打开封装编辑器 → “Tools » Pad Properties” → 确保每个焊盘“Designator”与原理图引脚名完全一致对GND类引脚统一用GND而非1、2等数字。避坑建立企业级封装库时制定命名规范电源引脚用VCC/GND信号引脚用TX/RX禁用纯数字。故障6导出Gerber后AGND铜皮缺失现象CAM文件中AGND层全黑无铜但AD20界面显示正常。根因AGND铜皮设置了“Remove Islands”而实际AGND区域被分割成多个小块AD20将其识别为“孤岛”并移除。解决在AGND铜皮属性中取消勾选“Remove Islands”改用“Remove Dead Copper”或手动用“Place » Fill”绘制连续AGND区域。避坑导出Gerber前务必用“File » Fabrication Outputs » Gerber Files”中的“Preview”功能逐层检查重点看GND层是否连续。5. 经验沉淀十年硬件老兵的AD20地设计心法5.1 “三不原则”新手最容易踩的三个认知陷阱不迷信“全板铺GND”看到别人板子底面全是铜就跟着铺。殊不知那可能是纯数字板而你的板子上有16位ADC。全铺GND在混合信号板上等于把安静的图书馆和喧闹的菜市场砌在同一堵墙里——隔音差谁都别想好好干活。AD20里真正的高手不是铺铜面积最大而是禁铺区Keep-Out画得最精准。我习惯在AGND区域周围画一圈0.8mm宽的Keep-Out比手册要求的0.5mm多留30%余量这30%就是留给PCB加工公差和焊接应力的缓冲带。不依赖“自动铺铜”AD20的Polygon Pour很智能但混合信号板上它可能把DGND铜皮延伸到运放下方或者让AGND铜皮绕过晶振焊盘形成环形天线。我的做法是先手动用Fill工具画出AGND主铜皮再用Polygon Pour填充剩余区域并设置“Pour Over Same Net Only” “Remove Islands”。这样主铜皮形状可控碎铜自动清理两全其美。不混淆“连接”与“等电位”原理图里画个0Ω电阻连AGND和DGND不代表它们在PCB上就是等电位。实际中0Ω电阻本身有10mΩ阻抗1A电流就能产生10mV压降。真正需要等电位的地方如ADC参考地与模拟地应该用宽铜条直连≥2mm宽而不是电阻。AD20中我专门建一个“GND_Bridge”封装用2mm×0.2mm矩形焊盘中间无阻值专用于此类关键连接。5.2 一个被忽略的黄金参数地平面谐振频率所有PCB地平面都是一个谐振腔其基频f₀ c / (2 × L)其中c为光速L为地平面最长边长度单位米。一块10cm×8cm的板子DGND层谐振频率约0.9GHz。当数字信号的谐波成分接近此频率时地平面阻抗剧增噪声放大。AD20中应对策略在DGND层四角各放置一个100pF NP0电容连接DGND与PGND若存在或外壳地电容值计算Xc 1/(2πfC)目标Xc ≤ 1Ω则C ≥ 1/(2π×0.9e9×1) ≈ 177pF取100pF留余量这些电容在AD20中必须设为“Top Layer”放置焊盘直接连DGND层过孔直径0.3mm且禁用热焊盘Thermal Relief——热焊盘的细铜臂会增加高频阻抗。5.3 最后一道防线用AD20的“Design Rule Check”做地网络体检别等打样回来再改板。AD20的DRC是免费的仿真器。我必检的5条地相关规则规则类型参数设置违规含义处理方式ClearanceClass_AGNDvsClass_DGND≥ 0.5mm两类地物理距离不足调整Keep-Out或移动器件Short-CircuitDGND与AGND网络间无直接连接原理图错误或Net Tie未启用检查Net Tie属性或原理图连接Un-Routed NetsAGND网络无未连接引脚运放AGND引脚未连铜皮用“Interactive Routing”补线WidthClass_PGND走线宽度 ≥ 1.2mm大电流路径截面积不足加宽走线或改用铜箔Plane ConnectClass_AGND焊盘连接方式为Relief防虚焊确保AGND焊点可靠检查焊盘属性启用Relief Connect执行DRC后重点看“Messages”面板中的“Warning”而非“Error”——很多致命问题如AGND铜皮孤岛只报Warning。双击Warning项AD20自动定位到问题位置比肉眼检查快10倍。我在做一款工业温度变送器时DRC报出“AGND polygon has islands”的Warning。进去一看是PT100传感器的屏蔽层连接点被AGND铜皮包围AD20误判为孤岛。解决方案在该连接点周围画一个0.3mm的圆形Keep-Out明确告诉AD20“此处需保留铜皮”。这个细节让产品一次过EMC测试。6. 实战复盘一个电机驱动传感器采集板的AD20地设计全流程以一款实际量产的BLDC电机驱动板含霍尔传感器、电流采样、CAN通信为例展示AD20中四类地的完整落地需求摘要数字部分STM32F4168MHz、CAN收发器1Mbps模拟部分INA240电流检测±50V输入、ADS1256 ADC24位功率部分IRFS7430 MOSFET峰值电流80A关键指标ADC有效位数≥20bitCAN误码率1e-6电机噪声不影响传感器。AD20操作流水账原理图阶段创建DGNDSTM32/CAN、AGNDINA240/ADS1256、PGNDMOSFET源极、GGND霍尔传感器屏蔽层四类网络为每类设置Net ClassClass_PGND线宽设为2.5mm按80A/2oz铜厚计算叠层规划采用6层板L2PGND全铺铜L3310V母线L4DGND全铺铜L5AGNDSplit Plane分区L6GGND细线环绕地分割在L5层用Split Plane绘制AGND区域覆盖ADC、运放、传感器尺寸15mm×20mm在L6层用Place » Line绘制GGND环线宽0.2mm距霍尔走线0.3mm关键连接在DC-DC输出电容负极放置Net Tie0Ω电阻连接PGND与DGND在LDO输出端放置第二个Net Tie连接DGND与AGND去耦布局STM32的100nF电容全部连DGNDADS1256的10nF电容直接焊在芯片引脚间AGND焊盘用0.2mm线连AGND铜皮DRC检查运行后发现3处Warning① GGND环未闭合补线② PGND走线在过孔处宽度突变加泪滴③ AGND铜皮距板边仅1.2mm扩大至2.5mmGerber验证导出后用GC-Prevue查看L5层AGND铜皮连续无缺口L2层PGND全黑L4层DGND无AGND渗透。实测结果ADC有效位数21.3bit理论24bitCAN通信在电机全速运行时误码率为0电机启停瞬间传感器输出波动0.1%FS板子通过IEC 61000-4-3辐射抗扰度测试10V/m, 80MHz~1GHz。这个案例证明AD20不是绘图工具而是地网络物理行为的建模平台。每一个Keep-Out、每一个Net Class、每一个Split Plane都是在为电流规划道路、设立关卡、划定辖区。当你开始用AD20思考“电流会怎么走”而不是“线该怎么画”你就真正入门了。我在实际项目中发现最可靠的混合信号PCB往往不是最复杂的而是地网络最克制的——DGND够宽但不越界AGND够静但不孤立PGND够强但不霸道GGND够细但不缺席。这种克制不是技术不足而是对物理规律的敬畏。AD20给了我们工具但最终画出好板子的永远是那个在深夜盯着DRC报告、反复修改Keep-Out边界的工程师。