1. 那个让人抓狂的小平台到底长什么样如果你用示波器抓过MOS管的栅极电压波形大概率见过这么个东西波形在上升或下降的过程中突然有一段走平了像爬山爬到一半遇到个平台歇了口气再继续爬。这个平台不长可能就几十纳秒到几百纳秒但就是这短短一截让无数硬件工程师在调试时抓耳挠腮。我第一次遇到这个问题是在做一个电机驱动板的时候。当时用示波器看栅极波形发现上升沿中间有个明显的台阶第一反应是驱动电阻焊错了换了几个阻值平台还在。又怀疑是驱动芯片带宽不够换了个更贵的驱动IC平台依然稳如泰山。折腾了大半天最后翻书才想起来——这是米勒效应在作祟。这个小平台的学名叫米勒平台它出现在MOS管开通和关断过程的中间阶段。具体来说当栅极电压上升到MOS管的阈值电压之后漏极电流开始建立但漏极电压还没来得及大幅下降此时栅极和漏极之间的寄生电容也就是米勒电容会通过一种叫米勒效应的机制把栅极电荷吸走一部分导致栅极电压暂时停止上升形成平台。很多新手看到这个平台会本能地觉得是坏事想方设法把它消掉。但实际上米勒平台本身是MOS管开关过程中的固有物理现象你消不掉它只能管理它。真正需要关心的是这个平台有多宽平台期间发生了什么它带来了多少损耗驱动电路能不能扛住理解米勒平台本质上就是理解MOS管开关损耗的来源。平台越宽开关过程越长损耗越大发热越严重。而平台的宽度又和你的驱动电路设计、栅极电阻选型、甚至PCB布局密切相关。所以这不是一个纯理论问题而是一个直接影响产品可靠性和效率的工程问题。这篇文章我会从波形出发把米勒效应的来龙去脉讲清楚然后落到驱动电路的具体设计上包括栅极电阻怎么选、驱动芯片怎么挑、PCB怎么布。中间会穿插我自己踩过的坑和实测数据希望能帮你少走弯路。2. 从波形反推米勒平台期间到底发生了什么2.1 四个阶段拆解一次完整的开通过程要理解米勒平台最好的办法是把MOS管开通的全过程拆开看。我习惯把它分成四个阶段每个阶段对应波形上的一段。第一阶段栅极预充电。驱动芯片输出高电平电流通过栅极电阻给栅极电容Cgs充电栅极电压从0开始上升。这个阶段漏极电流还是零漏极电压维持在高电平。波形上就是一段斜率比较陡的上升线。第二阶段电流建立。栅极电压升到阈值电压Vth以上沟道开始形成漏极电流从零开始增加。但此时漏极电压还基本没动因为负载电感或电阻还没反应过来。这个阶段栅极电压继续上升直到达到米勒平台电压。第三阶段米勒平台。这是关键阶段。漏极电流已经达到负载电流漏极电压开始从高电平向低电平切换。此时栅极和漏极之间的米勒电容Cgd两端电压在剧烈变化这个变化通过米勒效应等效放大把驱动电流大量分流到米勒电容上导致栅极电压几乎不变波形上出现平台。第四阶段完全导通。漏极电压降到接近零米勒效应消失驱动电流重新全部用于给栅极充电栅极电压继续上升到驱动电压的最终值。波形上又是一段上升线直到平坦。关断过程正好反过来平台出现在漏极电压开始上升的时刻。2.2 米勒电容为什么能吸走驱动电流这里需要把米勒效应的物理机制说透。MOS管有三个寄生电容Cgs栅源电容、Cgd栅漏电容、Cds漏源电容。其中Cgd就是米勒电容它跨接在栅极和漏极之间。当漏极电压快速变化时Cgd上会流过电流这个电流等于Cgd乘以漏极电压的变化率。注意这个电流是从栅极驱动回路里抽走的。也就是说驱动芯片输出的电流本来应该全部用来给Cgs充电但现在有一部分被Cgd截胡了。更关键的是由于Cgd跨接在栅极和漏极之间它形成了一个反馈路径。漏极电压的下降会通过Cgd耦合到栅极试图把栅极电压往下拉。驱动芯片要维持栅极电压上升就必须额外输出电流来对抗这个反馈。当驱动电流刚好全部用于对抗米勒反馈时栅极电压就停住了平台出现。用公式表达就是平台期间驱动电流Ig几乎全部流过Cgd即Ig ≈ Cgd × dVds/dt。这个公式非常重要它直接告诉你平台的宽度取决于驱动电流和米勒电容的比值。驱动电流越大平台越窄米勒电容越大平台越宽。2.3 平台宽度和开关损耗的定量关系平台宽度直接决定了开关损耗。在平台期间漏极电流已经达到最大值漏极电压也在从高到低变化两者同时存在产生功率损耗。这个损耗就是开关损耗的主要部分。粗略估算单次开通的米勒平台损耗约为P_platform 0.5 × Vds × Id × t_platform × f_sw其中t_platform是平台时间f_sw是开关频率。虽然这个公式是简化版但足以说明问题平台时间每增加一倍开关损耗就翻一倍。我实测过一组数据用同一个MOS管某型号Cgd约200pF驱动电阻从10Ω换到100Ω平台时间从约80ns增加到约600ns开关损耗从0.3W增加到2.1W。MOS管表面温度从45度升到90度以上。这就是为什么栅极电阻不能随便加大。2.4 为什么你的波形上平台特别明显有些人的波形平台很窄几乎看不出来有些人的平台宽得吓人。差异主要来自三个方面。第一是驱动电流能力。驱动芯片的峰值输出电流越小平台越宽。比如用单片机IO口直接驱动MOS管输出电流可能只有几十毫安平台会非常宽。而专用驱动芯片能输出几安培的峰值电流平台就窄得多。第二是米勒电容大小。不同MOS管的Cgd差异很大。一般来说耐压越高的MOS管Cgd越大芯片面积越大的MOS管Cgd也越大。选型时如果只看导通电阻不看电容参数很容易选到平台很宽的管子。第三是栅极电阻。栅极电阻越大驱动电流越小平台越宽。这是最容易被调节的参数也是调试时最常用的手段。3. 栅极电阻最容易被误解的调试旋钮3.1 栅极电阻不是越大越好也不是越小越好很多教程会说栅极电阻用来限制驱动电流防止振荡然后建议取10Ω到100Ω。但具体取多少往往语焉不详。我见过有人直接照搬参考设计里的22Ω结果换个MOS管就出问题。栅极电阻的作用有三个限制峰值驱动电流、调节开关速度、抑制栅极振荡。这三个作用互相矛盾。电阻大开关慢损耗大但振荡小电阻小开关快损耗小但容易振荡。正确的做法是先根据损耗要求确定最大允许的平台时间再反推栅极电阻的上限然后根据振荡情况确定下限最后在区间内选一个折中值。具体计算假设驱动电压Vdrv12V驱动芯片峰值电流能力为IpkMOS管米勒平台电压为Vplt通常等于阈值电压加一点则平台期间的驱动电流约为(Vdrv - Vplt) / (Rg Rg_internal)其中Rg_internal是驱动芯片内阻。平台时间约为Qgd / I_platform其中Qgd是米勒电荷数据手册里有这个参数。举个例子某MOS管Qgd15nCVplt4VVdrv12V驱动芯片内阻2Ω。如果选Rg10Ω则平台电流(12-4)/(102)0.67A平台时间15nC/0.67A≈22ns。如果选Rg47Ω平台电流(12-4)/(472)0.16A平台时间≈94ns。差了四倍多。3.2 开通和关断用不同电阻的实战价值一个非常实用的技巧是开通和关断分别用不同的栅极电阻。做法是在栅极电阻上反并联一个二极管或者用两个电阻加二极管组成非对称驱动。为什么要这样做因为开通和关断对速度的要求往往不一样。以同步整流Buck电路为例开通时希望慢一点减少续流二极管的反向恢复问题关断时希望快一点减少关断损耗。或者反过来在某些桥式电路里关断太快会导致漏极电压尖峰过高需要慢关断。具体电路在栅极串联电阻Rg_on和Rg_offRg_on上并联一个二极管阳极朝驱动芯片阴极朝栅极这样开通时电流走二极管旁路只有Rg_off起作用关断时二极管反偏电流走Rg_on。实际取值可以差三到五倍比如开通10Ω关断33Ω。我实测过这种非对称驱动在电机驱动板上的效果关断电阻从10Ω增加到33Ω后漏极电压尖峰从45V降到32V母线24VMOS管温升降低了15度。代价是关断损耗略有增加但总体可靠性提升明显。3.3 栅极下拉电阻一个容易被省略但很关键的元件栅极下拉电阻也叫栅极关断电阻接在栅极和源极之间通常在10kΩ到100kΩ之间。它的作用是在驱动芯片没有输出时确保栅极电压被拉到零防止MOS管误导通。这个电阻为什么重要因为MOS管的栅极是悬空的如果没有下拉电阻栅极上的电荷无处释放可能因为漏电流或耦合而慢慢升高一旦超过阈值电压MOS管就会误导通。在桥式电路中这种误导通会导致上下管直通瞬间烧毁。我见过一个案例某工程师做了一块板子调试时一切正常但装机运行几天后批量烧管。排查后发现驱动芯片在某个异常状态下会进入高阻态栅极电荷无法释放导致MOS管半导通发热烧毁。加上100kΩ下拉电阻后问题解决。下拉电阻的取值也有讲究。太小会增加驱动损耗太大则放电太慢。一般取驱动电阻的10到100倍比较合适。另外下拉电阻要尽量靠近MOS管的栅极和源极引脚减少走线电感。3.4 栅极电阻的功率和封装选择栅极电阻的功率容易被忽略。虽然平均功率不大但峰值功率很高。开通瞬间驱动电压几乎全部加在栅极电阻上峰值功率可能达到几瓦甚至十几瓦。如果电阻封装太小长期工作可能失效。计算峰值功率P_peak (Vdrv)^2 / Rg。比如12V驱动10Ω电阻峰值功率14.4W。当然这是瞬时功率平均功率要乘以占空比。但电阻的脉冲功率承受能力也是有限的一般0805封装的电阻脉冲功率承受能力在几瓦左右0603更小。我的经验是栅极电阻至少用0805封装驱动电压12V以上或开关频率较高时用1206。如果空间允许用两个电阻串联或并联来分散功率。另外电阻要选低电感的类型厚膜电阻比绕线电阻好。4. 驱动芯片选型别只看峰值电流4.1 峰值电流、灌电流和拉电流的区别选驱动芯片时数据手册上通常标两个电流拉电流和灌电流。拉电流是输出高电平时能提供的电流用于给栅极充电灌电流是输出低电平时能吸收的电流用于给栅极放电。很多芯片这两个值不一样通常灌电流更大。为什么灌电流更重要因为关断过程往往比开通更关键。关断时漏极电压上升如果关断太慢MOS管同时承受高电压和大电流损耗急剧增加。而且关断时的米勒平台如果太宽可能导致上下管直通。所以选芯片时灌电流能力至少要和拉电流相当最好更大。有些芯片标称峰值电流4A但那是灌电流拉电流只有2A这种芯片用于高频开关时开通损耗会比较大。4.2 驱动芯片的内阻和传输延迟驱动芯片的内阻直接影响平台时间。内阻越小驱动电流越大平台越窄。但内阻小的芯片通常更贵、封装更大。传输延迟是另一个关键参数。在桥式电路中上下管的驱动信号需要死区时间如果驱动芯片的传输延迟不一致死区时间就会偏差。偏差太大可能导致直通或效率下降。一般要求上下管驱动通道的延迟匹配在10ns以内。我对比过几款常用驱动芯片的实测数据芯片型号峰值拉电流峰值灌电流内阻典型传输延迟适用场景某单通道低端驱动2A2A1.5Ω30ns小功率、低频某半桥驱动4A4A0.8Ω20ns中功率电机驱动某隔离驱动6A6A0.5Ω50ns高压隔离场合某高频驱动8A8A0.3Ω15ns高频开关电源从表里可以看出峰值电流越大内阻通常越小但传输延迟不一定更小。选型时要根据实际需求权衡。4.3 自举电路和隔离驱动的取舍半桥驱动通常需要自举电路来给高侧MOS管提供栅极驱动电压。自举电路简单便宜但有几个限制占空比不能到100%自举电容需要定期刷新高侧驱动能力受自举电容影响。隔离驱动用变压器或光耦隔离可以支持100%占空比抗干扰能力更强但成本高、体积大、传输延迟大。选哪个取决于应用场景。如果占空比接近100%或者高侧和低侧之间有较大共模干扰隔离驱动更合适。自举电容的选型也有讲究。电容太小高侧驱动电压会下降电容太大充电时间太长。一般取100nF到1μF具体要根据高侧MOS管的栅极电荷和开关频率计算。经验公式C_boot 10 × Qg / V_boot其中Qg是栅极总电荷V_boot是自举电压。4.4 驱动芯片的供电和去耦驱动芯片的供电电压直接影响驱动电流和平台时间。供电电压越高驱动电流越大平台越窄。但供电电压不能超过MOS管的栅极耐压通常MOS管栅极耐压是±20V所以驱动电压一般取12V到15V。去耦电容是另一个容易被忽略的点。驱动芯片的供电引脚需要就近放置去耦电容通常用100nF陶瓷电容加1μF到10μF钽电容或陶瓷电容。去耦电容的作用是在驱动芯片输出峰值电流时提供瞬时能量防止供电电压跌落。我实测过去掉去耦电容后驱动电压在开关瞬间跌落2V以上平台时间增加了30%。加上去耦电容后波形明显改善。去耦电容要尽量靠近驱动芯片的供电引脚走线要短而粗。5. PCB布局看不见的寄生参数才是隐形杀手5.1 栅极回路的寄生电感栅极驱动回路的寄生电感会严重影响开关波形。寄生电感主要来自PCB走线和MOS管封装引脚。当驱动电流快速变化时寄生电感上会产生电压尖峰这个尖峰会叠加在栅极电压上可能导致MOS管栅极过压或振荡。减小寄生电感的方法驱动芯片尽量靠近MOS管栅极走线尽量短而粗回路面积尽量小。具体来说驱动芯片到MOS管栅极的走线长度最好控制在10mm以内线宽至少0.5mm。如果实在无法靠近可以考虑用双绞线或同轴电缆连接。另外栅极电阻要放在靠近驱动芯片的一端还是靠近MOS管的一端我的经验是放在靠近驱动芯片的一端更好。因为电阻放在驱动芯片端可以限制从驱动芯片出来的电流减少驱动回路的高频振荡。如果放在MOS管端电阻和MOS管之间的走线仍然会有寄生电感可能引起振荡。5.2 开尔文源极接法的实际效果开尔文源极接法是一种专门用于减小源极寄生电感影响的封装技术。普通MOS管的源极引脚同时承载漏极电流和栅极驱动回路的返回电流源极引脚的电感上会产生电压降这个电压降会抵消一部分栅极驱动电压导致开关变慢。开尔文接法把源极分成两个引脚一个用于承载漏极电流功率源极一个用于栅极驱动回路的返回开尔文源极。这样栅极驱动回路的返回电流不经过功率源极的寄生电感开关速度更快波形更干净。我对比过同一款MOS管的普通封装和开尔文封装在相同驱动条件下开尔文封装的平台时间缩短了约20%关断时的漏极电压尖峰降低了约15%。虽然开尔文封装的MOS管贵一点但在高频大电流场合非常值得。5.3 漏极电压尖峰的吸收电路漏极电压尖峰是MOS管关断时的主要威胁。尖峰来自漏极回路的寄生电感和漏极电流的快速变化。尖峰过高会击穿MOS管或者导致MOS管进入雪崩状态长期工作会失效。吸收电路Snubber是常用的解决方案。最简单的RC吸收电路并联在MOS管的漏极和源极之间或者并联在续流二极管两端。RC吸收电路把尖峰能量消耗在电阻上降低尖峰幅度。RC吸收电路的参数需要根据实际波形调整。一般先用示波器测量尖峰频率和幅度然后估算寄生电感和电容。经验做法先选一个100pF到1nF的电容和一个几欧姆到几十欧姆的电阻然后根据波形调整。电容太大损耗增加电阻太小吸收效果差。我实测过RC吸收电路的效果在24V电机驱动板上不加吸收电路时漏极尖峰45V加100pF10Ω吸收后尖峰降到35V加470pF10Ω后降到30V。但470pF时电阻发热明显最终选了220pF15Ω的折中方案。5.4 散热和铜箔面积的配合MOS管的散热不仅取决于散热器还取决于PCB铜箔面积。MOS管底部的铜箔可以起到散热作用特别是对于贴片封装的MOS管。铜箔面积越大散热越好。但铜箔面积大也会增加寄生电容。漏极铜箔和源极铜箔之间、漏极铜箔和地平面之间都会形成寄生电容。这些电容会增加开关损耗也会影响EMI。我的经验是在满足散热要求的前提下尽量减小漏极铜箔面积或者把漏极铜箔放在远离栅极走线的位置。如果散热要求高可以用多层板把漏极铜箔放在内层外层用地平面屏蔽。6. 实测波形分析从异常波形反推问题根源6.1 平台上有振荡驱动回路电感太大如果你看到米勒平台上叠加了高频振荡那基本可以确定是驱动回路的寄生电感太大。振荡频率通常在几十兆赫兹到几百兆赫兹幅度可能达到几伏。解决方法缩短栅极走线增大栅极电阻或者在栅极和源极之间加一个小电容几十皮法到几百皮法来滤除高频振荡。但加电容会增加开关损耗所以要权衡。我遇到过一次平台上有200MHz的振荡幅度3V。排查后发现栅极走线长度约30mm而且和漏极走线平行了一段距离。重新布局后走线缩短到8mm振荡消失。6.2 平台特别宽驱动电流不足或米勒电容太大如果平台宽度远超预期先检查驱动电流是否足够。用示波器测量栅极电阻两端的电压除以电阻值就是驱动电流。如果驱动电流远小于数据手册标称值可能是驱动芯片供电不足或内阻太大。如果驱动电流正常但平台仍然很宽那就是MOS管的米勒电容太大。这时候要么换米勒电容更小的MOS管要么增大驱动电流。换MOS管是最直接的方案但要注意新MOS管的导通电阻和耐压是否满足要求。6.3 关断时平台比开通时更宽灌电流能力不足关断时的平台宽度取决于灌电流能力。如果关断平台比开通平台宽很多说明驱动芯片的灌电流能力不足或者关断栅极电阻太大。解决方法减小关断栅极电阻或者换灌电流能力更强的驱动芯片。如果用的是非对称驱动检查关断路径上的二极管是否正常。6.4 波形上有台阶但不在中间可能是探头或测量问题有时候你看到的平台可能不是米勒平台而是测量问题。比如示波器探头的地线太长引入了寄生电感导致波形失真。或者探头带宽不够高频成分被滤除波形看起来有台阶。排查方法用短地线弹簧代替长地线换更高带宽的探头或者用差分探头测量栅极电压。如果波形变了那就是测量问题。7. 几个真实案例的排查过程7.1 电机驱动板批量烧管下拉电阻缺失导致直通这个案例我在前面提过这里展开说。某电机驱动板在实验室测试正常装机运行几天后批量烧管。烧毁的MOS管都是同一桥臂的上下管同时击穿典型的直通特征。排查过程先检查驱动信号发现死区时间正常。再检查栅极波形发现驱动芯片在某个异常状态下会进入高阻态此时栅极电压缓慢上升。由于没有下拉电阻栅极电荷无处释放电压升到阈值以上MOS管半导通。上下管同时半导通瞬间大电流烧毁。解决方案在每个MOS管的栅极和源极之间加100kΩ下拉电阻。加上后问题解决。这个案例的教训是不要省略下拉电阻哪怕驱动芯片手册说内部有下拉。内部下拉通常很弱不足以应对所有异常情况。7.2 高频开关电源效率低栅极电阻选大了某Buck电源设计开关频率500kHz效率只有85%远低于预期的92%。排查发现MOS管温升很高开关损耗大。用示波器测量栅极波形发现米勒平台宽度约150ns。计算平台损耗24V×5A×150ns×500kHz≈0.9W两个MOS管加起来1.8W确实很大。检查栅极电阻发现用的是47Ω。换成10Ω后平台宽度降到约35ns效率提升到91%MOS管温升降低20度。但10Ω时波形有轻微振荡最终选了15Ω效率90.5%波形干净。7.3 桥式电路漏极尖峰过高吸收电路参数不对某桥式电路母线电压48VMOS管耐压100V。关断时漏极尖峰达到85V接近耐压上限长期工作不可靠。先尝试增大关断栅极电阻尖峰降到75V但开关损耗增加MOS管发热。然后加RC吸收电路先试了100pF10Ω尖峰降到70V。再试470pF10Ω尖峰降到62V但电阻发热严重。最终选了220pF15Ω尖峰65V电阻温升可接受。这个案例说明吸收电路不是越强越好要平衡尖峰抑制和损耗增加。7.4 栅极波形有台阶但MOS管不热可能是探头问题某工程师反映栅极波形有平台但MOS管温度正常效率也正常。这不合常理因为平台宽意味着损耗大。让他换短地线弹簧重新测量平台消失了。原来是探头地线太长引入了寄生电感导致波形失真。这个案例提醒我们测量前先确认测量系统本身没有问题。8. 驱动设计检查清单和调试步骤8.1 设计阶段的检查清单在画板子之前先过一遍这个清单MOS管的Qgd和Cgd是否在可接受范围如果Qgd太大考虑换管或增大驱动电流。驱动芯片的拉电流和灌电流是否足够灌电流至少等于拉电流。驱动芯片的内阻是否够小内阻加上栅极电阻后的总电阻决定了平台时间。栅极电阻是否计算过根据平台时间要求反推。是否预留了非对称驱动的位置方便调试时调整。是否有栅极下拉电阻不要省略。自举电容是否计算过确保高侧驱动电压稳定。去耦电容是否足够至少100nF加1μF。PCB布局是否优化驱动芯片靠近MOS管栅极走线短而粗。是否预留了吸收电路的位置方便调试时添加。8.2 调试阶段的步骤板子回来后的调试步骤先不焊MOS管测量驱动芯片输出波形确认驱动信号正常。焊上MOS管用低电压比如5V测试观察栅极波形。逐步提高母线电压观察米勒平台的变化。测量漏极电压尖峰如果过高调整栅极电阻或加吸收电路。测量MOS管温升如果过高检查平台宽度和开关损耗。在满载和高温下长时间运行确认可靠性。8.3 常见问题速查表现象可能原因排查方法解决方案平台上有振荡驱动回路电感大缩短栅极走线增大栅极电阻或加栅极电容平台特别宽驱动电流不足测栅极电阻两端电压减小栅极电阻或换驱动芯片关断平台比开通宽灌电流不足对比开通关断波形减小关断电阻或换芯片漏极尖峰高关断太快测漏极波形增大关断电阻或加吸收电路MOS管发热严重开关损耗大测平台宽度减小栅极电阻或换低Qgd的MOS管批量烧管直通检查死区和下拉电阻加下拉电阻调整死区波形有台阶但温度正常测量问题换短地线弹簧修正测量方法9. 一些容易被忽略的细节和我的个人经验9.1 温度对米勒平台的影响MOS管的米勒电容和阈值电压都随温度变化。温度升高时阈值电压下降米勒平台电压也会下降平台宽度可能变化。在高温环境下调试时要注意留余量。我实测过某MOS管在25度时平台宽度80ns在100度时平台宽度95ns增加了约20%。如果按25度的数据设计散热高温时可能不够。9.2 不同批次的MOS管参数离散性同一型号的MOS管不同批次的Qgd和Cgd可能有±20%的离散性。如果设计时平台时间刚好卡在临界值换批次后可能出问题。所以设计时要留至少30%的余量。9.3 驱动芯片的供电顺序在多电源系统中驱动芯片的供电顺序很重要。如果驱动芯片先上电而逻辑电源后上电驱动芯片可能输出错误信号导致MOS管误导通。建议在驱动芯片的输入端加下拉电阻确保逻辑电源未上电时驱动输入为低。9.4 栅极电阻的温漂栅极电阻的阻值随温度变化虽然变化不大但在高温环境下也要考虑。厚膜电阻的温度系数通常在100ppm/度左右100度温差下阻值变化约1%影响不大。但如果是精密场合可以选低温漂电阻。9.5 用双脉冲测试评估开关特性双脉冲测试是评估MOS管开关特性的标准方法。通过双脉冲测试可以精确测量开通和关断过程中的电压、电流波形计算开关损耗评估米勒平台的影响。双脉冲测试的基本原理给MOS管施加两个脉冲第一个脉冲建立负载电流第二个脉冲测量开关过程。通过调整脉冲宽度和负载电感可以模拟实际工作条件。我在实际项目中重要设计都会做双脉冲测试。虽然需要额外的测试板和设备但能提前发现问题避免批量事故。9.6 仿真和实测的差距用SPICE仿真可以初步评估米勒平台但仿真模型通常不准确特别是寄生电容和寄生电感。仿真的平台宽度可能和实测差很多。所以仿真只能用于定性分析最终还是要靠实测。我的做法是先用仿真确定大致方向然后打样测试根据实测波形调整参数。不要完全依赖仿真。9.7 栅极电阻的并联电容什么时候需要有时候在栅极电阻上并联一个小电容几十皮法可以加速开关过程。原理是电容在高频时阻抗低提供一条旁路让驱动电流更快地给栅极充电。但并联电容也有风险可能引起振荡而且电容值不好确定。我的经验是只有在驱动芯片内阻较大、栅极电阻也较大、且平台时间要求很严时才考虑并联电容。一般场合不需要。9.8 多管并联时的均流问题多个MOS管并联时由于阈值电压和跨导的离散性开通和关断时间可能不一致导致均流问题。米勒平台的差异会加剧均流问题。解决方法每个MOS管单独用栅极电阻电阻值可以略有差异用来补偿离散性。另外布局要对称确保每个MOS管的驱动回路和功率回路长度一致。9.9 驱动变压器的使用在某些隔离场合用驱动变压器代替驱动芯片。驱动变压器的优点是隔离电压高、成本低缺点是传输延迟大、占空比受限、波形可能失真。用驱动变压器时要注意变压器的漏感和励磁电感。漏感太大会导致波形振荡励磁电感太小会导致占空比受限。一般驱动变压器的漏感控制在几百纳亨以内励磁电感在几百微亨以上。9.10 最后的建议多测波形少拍脑袋我见过太多工程师凭感觉选栅极电阻、凭经验判断波形。但MOS管开关过程是一个复杂的物理过程凭感觉很容易出错。多测波形多记录数据多对比不同参数下的表现这才是提高设计水平的正确方法。每次调试时把不同栅极电阻、不同驱动芯片、不同MOS管下的波形都保存下来建立一个自己的数据库。时间长了你就能快速判断问题所在不再被那个小平台坑到。