1. 从一个让人头疼的波形说起为什么滤波和并联谐振值得单独开一篇做电路设计的人迟早会撞上这么一幕示波器上本该干净的直流或低频信号偏偏叠着一层高频毛刺开关电源的纹波、数字电路翻转带来的尖峰、外部环境耦合进来的噪声全混在一起。你盯着波形想骂人但骂完还得回到电路上找办法。滤波电路就是干这个的——把不需要的频率成分按下去把需要的留下来。而并联谐振则是滤波电路里绕不开的一个核心现象尤其是当你用的不是理想电感而是一颗有寄生电阻、有寄生电容的真实电感线圈时事情会变得比教科书复杂得多。这篇笔记围绕两个主题展开一是滤波电路的基本类型和设计思路二是实际电感线圈下的并联谐振到底怎么分析、怎么用。关键词里出现的RC滤波器、LC并联谐振电路、低通滤波电路、π型滤波电路、EMI滤波电路、品质因数我都会在正文里逐一拆开讲。适合谁看如果你正在学电路分析、准备做电源或信号链设计、或者单纯被某个滤波电路搞晕过这篇内容应该能帮你把思路理顺。我会尽量用从业者的口吻把公式背后的物理意义讲清楚把参数选择的逻辑说明白而不是甩一堆推导让你自己悟。先说一个我自己的判断滤波电路看着简单无非是电阻电容电感搭一搭但真正难的是“在什么位置放什么滤波”“参数取多少才既有效又不引入新问题”。而并联谐振之所以让人头疼是因为理想电感和实际电感在谐振点附近的表现差异巨大忽略寄生参数仿真和实测能差出十万八千里。下面我按“整体设计思路—核心细节—实操过程—问题排查”的顺序把这两块内容串起来讲。2. 滤波电路的整体设计与思路拆解2.1 滤波电路到底在解决什么问题滤波电路的本质是一个频率选择网络。它利用电阻、电容、电感这些元件在不同频率下阻抗不同的特性让某些频率的信号顺利通过让另一些频率的信号被衰减掉。低通滤波电路让低频过、高频挡高通反过来带通只放行中间一段带阻则专门掐掉某个频段。听起来很直白但实际设计时你要先回答三个问题要滤掉的噪声在什么频率要保留的信号带宽是多少允许的衰减量和对通带的影响有多大这三个问题决定了你选什么拓扑。比如电源输出端的纹波主要是开关频率及其谐波频率通常在几十千赫到几兆赫那用LC低通就很合适而如果是信号线上耦合的高频干扰频率可能到几十兆赫甚至更高这时候RC低通或者磁珠加电容的方案更常见因为电感在高频下寄生电容会让它“漏气”反而不如电阻实在。我见过不少新手一上来就问“滤波电容取多大”这其实是本末倒置。正确的顺序是先明确噪声频率和信号频率的分界点再决定拓扑最后才算参数。拓扑选错了参数再精确也白搭。2.2 RC、LC、π型三种常见拓扑的取舍逻辑RC滤波器是最容易上手的一种。一个电阻串在信号路径上一个电容对地就构成了低通。它的截止频率是 f_c 1/(2πRC)。优点是结构简单、成本低、没有电感带来的谐振问题缺点是电阻上会有压降和功耗而且输出阻抗偏高带负载能力差。所以RC滤波一般用在信号链里比如ADC采样前的抗混叠滤波或者电流采样电路输入滤波这种对功耗和压降不敏感的地方。LC滤波器用电感代替电阻理论上没有直流压降效率高适合电源滤波。但电感是个“有脾气”的元件它有直流电阻DCR、有寄生电容、有磁芯损耗这些都会影响实际滤波效果。LC低通在截止频率附近会有谐振峰如果阻尼不够反而会把某个频率的噪声放大这是很多人踩过的坑。π型滤波电路可以看成两级滤波的级联典型结构是电容—电感—电容或者电容—电阻—电容。它对高频噪声的抑制能力比单级强很多常见于EMI滤波电路和开关电源输入输出端。π型滤波的代价是元件多、体积大而且如果用电感同样要面对谐振问题如果用电阻则要接受压降和功耗。选择逻辑可以总结成一句话看你对效率、压降、体积、成本的敏感程度。电源主路上优先LC或π型信号链上优先RC高频干扰严重且电流不大的场合可以用磁珠加电容磁珠在中高频段表现为电阻性能消耗噪声能量而不是反射回去。2.3 为什么实际电感线圈会让并联谐振变得复杂理想电感只有一个电感量L它的阻抗随频率线性上升Z jωL。但实际电感线圈是一堆导线绕出来的导线有电阻匝与匝之间有电容磁芯还有损耗。把这些寄生参数画出来一个实际电感可以等效成电感L串联一个电阻R_s再并联一个寄生电容C_p。这个模型在低频段看起来还是电感但到了某个频率L和C_p会发生并联谐振。并联谐振的定义是电感的感抗和寄生电容的容抗在某个频率上大小相等、方向相反导致并联阻抗达到最大值。这个频率叫自谐振频率SRF。在SRF以下电感表现为感性在SRF以上寄生电容主导电感反而表现为容性。这意味着如果你用一个电感去滤某个频率的噪声而那个频率正好在SRF附近或以上滤波效果会完全出乎你的意料。更麻烦的是并联谐振会在谐振点产生一个高阻抗如果这个高阻抗出现在滤波器的通带或过渡带里就会形成一个谐振峰让某些频率的噪声不但没被滤掉反而被放大。这就是为什么实际电感线圈下的并联谐振必须单独拿出来分析——它直接决定了你的滤波器在哪个频段可靠、在哪个频段失效。3. 核心细节解析与实操要点3.1 低通滤波电路的截止频率与衰减斜率低通滤波电路的核心参数有两个截止频率和衰减斜率。截止频率通常定义为输出幅度下降到输入幅度的0.707倍即-3dB时的频率。对于一阶RC低通f_c 1/(2πRC)对于一阶LC低通f_c 1/(2π√(LC))。注意这里说的是理想情况实际电感的寄生参数会让这个公式在接近SRF时失效。衰减斜率指的是一阶滤波器每十倍频程衰减20dB二阶衰减40dB以此类推。阶数越高过渡带越陡但相位裕度、稳定性和元件数量的问题也越多。我一般建议如果噪声频率和信号频率相差不到一个十倍频程至少用二阶如果相差很大一阶就够。实操中有一个容易忽略的点电容的等效串联电阻ESR和等效串联电感ESL。电解电容的ESL较大在高频下会变成电感失去滤波作用。所以电源滤波经常用大容量电解电容并联小容量陶瓷电容大电容管低频小电容管高频。这个并联组合本身也可能产生谐振需要留意。3.2 并联谐振的频率计算与品质因数实际电感线圈的并联谐振频率可以用下面这个公式估算f_SRF 1 / (2π√(L × C_p))其中L是电感量C_p是寄生电容。寄生电容通常很小几皮法到几十皮法所以SRF往往在几兆赫到几十兆赫。比如一个10μH的电感寄生电容20pFSRF大约是11.25MHz。如果你要滤的噪声在10MHz以上这个电感基本就废了。品质因数Q是衡量谐振尖锐程度的参数。对于并联谐振Q R_p / (ω_0 L)其中R_p是并联等效电阻ω_0是谐振角频率。Q越高谐振峰越尖锐阻抗变化越剧烈。在滤波电路里高Q通常不是好事因为它会在谐振点产生很大的阻抗峰导致噪声放大。所以实际设计时我们往往希望Q低一些用串联电阻或者选损耗大的磁芯来阻尼谐振。这里有个经验铁粉芯电感的损耗比铁氧体大Q值低反而更适合做滤波铁氧体电感Q高适合做谐振电路里的选频元件。选型时别只看电感量磁芯材料决定了它在谐振点附近的行为。3.3 电流采样电路输入滤波的特殊考量电流采样电路输入滤波是一个很典型的场景。采样电阻上的电压信号往往很小可能只有几十毫伏而且上面叠着开关噪声。这时候滤波电路的设计要特别小心因为滤波器的输入阻抗会影响采样精度。如果用RC低通电阻不能太大否则会分走采样电流导致测量误差。一般建议电阻在几十欧姆以内电容在纳法级别。截止频率要高于电流信号的带宽但低于开关噪声频率。比如开关频率100kHz电流信号带宽10kHz那截止频率可以取30kHz到50kHz之间。另外采样电路的地线处理很关键。数字地和模拟地要分开滤波电容的地要接到模拟地避免数字噪声通过地线耦合进来。这一点在关键词里也提到了“数字地模拟地”后面我会单独展开。3.4 EMI滤波电路与π型滤波的布局要点EMI滤波电路的目标是同时抑制差模和共模噪声。差模噪声用X电容和电感构成的LC或π型滤波来对付共模噪声用Y电容和共模电感来对付。π型滤波电路在EMI里很常见因为它对高频的抑制能力强。布局上EMI滤波器的输入和输出要尽量远离避免噪声通过空间耦合绕过滤波器。电容的接地引脚要短最好直接打到地平面。电感要选屏蔽型或者环形磁芯减少漏磁。如果用电感同样要注意SRF确保要滤的噪声频段在SRF以下。我见过一个案例某电源的EMI测试在30MHz附近超标换了更大的电感也没用。后来发现是电感的SRF只有20MHz30MHz时电感已经变成电容了噪声直接穿过去。换成SRF更高的电感后问题解决。所以选电感时SRF这个参数比电感量更值得关注。4. 实操过程与核心环节实现4.1 用RC搭建一个低通滤波器并实测假设我要给一个电流采样信号做滤波信号带宽10kHz开关噪声200kHz采样电阻100mΩ信号幅度最大100mV。我的目标是在10kHz以内衰减不超过1dB在200kHz至少衰减20dB。先选拓扑一阶RC。截止频率取在30kHz左右这样10kHz处衰减很小200kHz处衰减约16.5dB不够。那就用二阶RC两级级联每级截止频率取50kHz。两级在200kHz的衰减大约是2×12dB24dB满足要求。计算参数第一级R11kΩC11/(2π×50k×1k)3.18nF取3.3nF。第二级R21kΩC23.3nF。但注意两级级联时第二级的输入阻抗会影响第一级的截止频率所以实际截止频率会偏低。为了减少相互影响第二级的电阻可以取大一些比如10kΩ电容取330pF。这样第一级输出接第二级输入时负载效应小。实测时我用信号发生器注入10kHz和200kHz正弦波用示波器测输出。10kHz时输出幅度约为输入的0.95倍衰减0.45dB200kHz时输出约为输入的0.06倍衰减约24dB。和计算基本吻合。但注意电阻的热噪声会叠加到信号上如果信号幅度很小要选低噪声电阻金属膜电阻比碳膜好。提示RC滤波的电阻会引入热噪声噪声密度是√(4kTR)。1kΩ电阻在室温下的噪声密度约4nV/√Hz如果信号带宽10kHz总噪声约0.4μV。对于100mV的信号来说可以忽略但如果信号只有1mV就要认真算了。4.2 实际电感线圈的并联谐振实测与建模拿一个标称10μH的工字电感用阻抗分析仪测它的阻抗随频率变化。低频时阻抗随频率线性上升到某个频率后阻抗达到峰值然后下降。峰值对应的频率就是SRF。我测的这个电感SRF大约在13MHz和用公式估算的11MHz接近差异来自寄生电容的非线性。为了建模我用LCR表测出低频电感量10.2μH直流电阻0.15Ω。然后用谐振频率反推寄生电容C_p 1/((2πf_SRF)² × L) 1/((2π×13M)² × 10.2μ) ≈ 14.7pF。这个模型在SRF附近能较好地预测阻抗行为。如果你没有阻抗分析仪可以用信号发生器和示波器搭一个简单的测试电路电感串联一个已知电阻扫频测电阻上的电压电压最大时对应的频率就是SRF附近。这个方法精度不高但足够判断电感能不能用。4.3 LC并联谐振电路的仿真与实测对比在仿真软件里搭一个LC并联电路L10μHC100pF理想情况下谐振频率f1/(2π√(LC))5.03MHz。仿真显示在5MHz处阻抗趋于无穷大。但把实际电感的模型L10.2μHR_s0.15ΩC_p14.7pF代进去谐振频率变成约4.9MHz而且阻抗峰值只有几千欧姆不是无穷大。这就是实际电感和理想电感的区别。实测时我在5MHz附近扫频发现阻抗峰值确实在4.9MHz左右峰值约3.5kΩ。和仿真吻合。这个阻抗峰值如果出现在滤波器的通带里就会让那个频率的信号被放大。所以如果你用LC做低通要确保谐振峰在阻带里或者用电阻阻尼掉。阻尼的方法有两种一是串联电阻二是并联电阻。串联电阻会降低Q值但也会增加损耗并联电阻同样降低Q值但会降低谐振阻抗。一般电源滤波里用串联电阻因为损耗可以接受信号滤波里用并联电阻因为不影响直流。4.4 π型滤波电路在电源输入端的完整实现以一个5V/2A的开关电源输入端为例要抑制传导EMI。输入是12V直流开关频率500kHz。我用的π型滤波是输入电容100μF电解并联1μF陶瓷然后一个10μH电感再一个100μF电解并联1μF陶瓷。电感的SRF要高于要滤的噪声频率。500kHz的谐波可能到10MHz所以选SRF在20MHz以上的电感。我选的10μH电感SRF约25MHz满足要求。电容的ESR要低电解电容选低ESR型陶瓷电容选X7R或X5R。布局时输入电容靠近电源入口电感放在中间输出电容靠近负载。电感的下面不要走敏感信号线避免磁场耦合。地线要宽最好铺地平面。实测传导EMI在500kHz处衰减约30dB在5MHz处衰减约40dB满足标准要求。注意π型滤波的电感如果饱和滤波效果会急剧下降。要确保电感的额定电流大于最大负载电流并且留20%余量。饱和电流和温升电流都要看取较小的那个。5. 常见问题与排查技巧实录5.1 滤波后噪声反而变大是怎么回事这是最让人抓狂的问题之一。原因通常有三个一是滤波器谐振峰落在噪声频段内噪声被放大二是滤波器输入输出通过空间或地线耦合噪声绕过了滤波器三是电容的ESL导致高频滤波失效。排查方法先用近场探头扫一下滤波器周围的磁场看有没有明显的耦合路径。然后断开负载只测滤波器本身的频率响应看有没有谐振峰。如果有调整阻尼电阻或换低Q电感。最后检查电容的接地确保接地引脚短且直接打到地平面。我遇到过一次RC滤波后噪声变大后来发现是电阻的寄生电感在几十兆赫处和电容形成了谐振。换成无感电阻后问题消失。所以高频滤波时电阻也要选无感的薄膜电阻比绕线电阻好。5.2 并联谐振导致滤波失效的典型场景场景一用LC低通滤开关噪声噪声频率接近电感的SRF电感表现为电容噪声直接通过。解决办法是选SRF更高的电感或者改用RC滤波。场景二多个电容并联时不同容值的电容之间产生并联谐振在某些频率上阻抗反而升高。比如100μF电解和1μF陶瓷并联在某个频率上电解的感性和陶瓷的容性谐振阻抗出现峰值。解决办法是加一个中间容值的电容比如10μF把谐振峰压下去。场景三电感与电路中的寄生电容形成并联谐振在某个频率上产生高阻抗导致该频率的噪声无法被旁路。解决办法是加阻尼电阻或者改变电感量让谐振频率移出敏感频段。5.3 数字地与模拟地的处理对滤波效果的影响数字地和模拟地如果不分开数字电路的开关噪声会通过地线耦合到模拟电路滤波电路再努力也白搭。正确的做法是数字地和模拟地在电源入口处单点连接或者用磁珠连接。模拟电路的地要单独铺滤波电容的地要接到模拟地。我见过一个ADC采样电路滤波电容的地接到了数字地结果采样值跳动很大。改接到模拟地后跳动从±10LSB降到±2LSB。所以地线的处理比滤波参数更重要这是很多新手容易忽略的。5.4 常见问题速查表问题现象可能原因排查方法解决措施滤波后噪声变大谐振峰放大噪声扫频测滤波器响应加阻尼电阻或换低Q电感高频噪声滤不掉电容ESL大或电感SRF低测电容阻抗和电感SRF换低ESL电容或高SRF电感滤波效果随负载变化滤波器输出阻抗高测不同负载下的响应降低输出阻抗或加缓冲采样值跳动大地线耦合噪声检查地线连接数字地模拟地分开电感发热严重电感饱和或DCR大测电感电流波形换大电流电感或降低电流提示滤波电路的问题一半出在元件选型一半出在布局布线。参数算得再准布局不对照样失效。所以调试时先看布局再看参数。6. 几个我踩过的坑和总结出来的经验第一个坑迷信仿真。早期我做LC滤波仿真用理想电感结果完美。打样回来一测高频噪声根本没滤掉。后来才知道电感的SRF只有几兆赫噪声频率在SRF以上电感已经变成电容了。从那以后我选电感第一看SRF第二看电感量第三看DCR。第二个坑忽略电容的ESL。用0805封装的1μF电容滤100MHz的噪声效果很差。换成0402封装ESL小很多效果立竿见影。所以高频滤波时电容的封装比容值更重要。第三个坑地线没处理好。有一次做电流采样滤波电路参数都对但采样值就是不稳。查了半天发现滤波电容的地和数字电路的地共用了一段走线。把地分开后问题解决。地线是滤波电路的“下半身”下半身不稳上半身再漂亮也没用。第四个坑并联谐振没阻尼。用LC做低通谐振峰在通带边缘导致某个频率的信号被放大后级电路误动作。加了一个几欧姆的串联电阻后Q值降下来问题消失。阻尼电阻会带来一点损耗但和稳定性比起来这点损耗值得。最后分享一个实用技巧如果你不确定电感的SRF可以用一个简单的办法估算——把电感和一个已知电容并联用信号发生器扫频找到阻抗最大的频率那就是谐振频率。然后反推寄生电容。这个方法不需要昂贵的仪器一个信号发生器和一个示波器就够了。滤波电路和并联谐振这两块内容说到底就是“和寄生参数作斗争”。理想元件只存在于教科书里实际电路里每一个元件都有它的脾气。理解这些脾气顺着它们设计而不是对着干滤波电路才能真正按你的想法工作。