MOS管为什么会炸从波形看懂几种常见失效原因空载能启动一加负载就炸室温调试没问题装进机箱运行一阵却烧了PWM 明明留了死区上下管仍然一起损坏。碰到这些现象换一颗电流更大、耐压更高的 MOS 管未必能解决问题。排查的关键是找到失效前最先越界的电压、电流或温度。本文以常见 N 沟道功率 MOSFET 和半桥电路为主兼顾 Boost、逆变器应用。图中波形均为原理示意数值算例不对应具体器件。一 关断瞬间的尖峰可能比母线电压更危险选型时容易盯住母线电压真正施加在器件上的却是漏源电压 VDS。MOS 管关断时换流路径中的寄生电感会阻碍电流快速变化使器件端出现额外电压。随后寄生电感与电容还可能形成振铃。做一个假设算例寄生电感为 30 nH电流变化率为 1 A/ns按电感电压关系估算附加电压约为 30 V。若关断后的基准电压为 48 V峰值就可能接近 78 V。选了 80 V 器件也不代表已经留下充足余量。图1 关断尖峰的假设算例。实际峰值还受母线波动、寄生参数、器件电容和测量方式影响。观察时把 VDS、栅源电压 VGS 和漏极电流 ID 放在同一时间轴上确认尖峰是否伴随关断发生。改进通常从缩小换流回路、就近布置直流母线去耦、调整关断速度以及设计吸收或钳位网络入手修改后还要复核损耗。[1]进入雪崩并不意味着器件必然立即损坏但允许的电流、能量、初始结温和重复条件都有边界。数据手册中的单次雪崩能量不能直接当作长期重复雪崩的许可。仅凭一个平顶尖峰也不能认定已经发生雪崩应先排除探头或示波器限幅。[2]二 PWM 有死区 也要确认器件真的关断了半桥上下管若同时通过沟道导通就会给直流母线提供一条低阻通路。电流主要由器件和回路阻抗限制可能远高于负载电流。上下管一起损坏是一个线索但不能据此直接断言根因就是死区不足。控制器输出变低到 MOS 管完成关断中间还隔着驱动器传播延迟、栅极电荷释放和实际电流转换。两路驱动的延迟偏差以及栅极电阻、驱动下拉能力的不同都可能压缩器件端的有效死区。[3]图2 指令存在死区但假设的实际导通状态发生了重叠。图中延迟不代表任何器件的典型值。因此不要只在 MCU 引脚上看两路 PWM。应尽量靠近上下管引脚同时测量各自的 VGS并结合 VDS 和电流判断实际开关状态。上管 VGS 是栅极相对上管源极的电压不能用栅极对系统地的波形代替。测量高侧时要使用满足共模电压、差模量程和带宽要求的差分或隔离探头。普通接地示波器探头的地夹不能接到高侧开关节点也不能通过断开示波器保护地来“悬浮测量”。快速共模跃变还可能制造假的栅极尖峰探头的高频共模抑制能力同样重要。[4][9]死区也不是越长越好。过长会增加体二极管续流时间在相应换流条件下带来额外损耗和反向恢复应力。要依据器件、驱动、温度与工作点调整并覆盖启动、停机、限流和驱动欠压等状态。[1]还有一个容易混淆的现象开通电流中的短促尖峰可能包含对侧体二极管的反向恢复电流和输出电容充放电电流。它们与沟道直通不是同一机制不能看到尖峰就一味加大死区。三 没有开通信号 栅极也可能被意外抬高如果 PWM 没有重叠关断器件的 VGS 却在对侧开通时突然鼓起一个包就要检查米勒耦合。MOS 管漏极与栅极之间存在电容 Cgd漏极电压快速变化时位移电流会注入栅极回路。这股电流需要经栅极电阻和驱动器下拉通道返回源极。关断路径阻抗偏大时栅极电位就可能被抬高导致短暂误导通共源电感引起的源极电位变化也会影响芯片内部实际承受的 VGS。[3]图3 米勒耦合与关断栅极波形示意。这里未设置固定的误导通阈值实际边界随器件与工况变化。可以用一个数量级估算理解问题假设某瞬间 Cgd 为 20 pF电压变化率为 20 V/ns则位移电流约为 0.4 A。即使只持续很短时间也足以让人重新审视关断回路的阻抗。实际 Cgd 随漏源电压变化这个算例不能替代器件模型或实测。处理顺序应从回路开始缩短栅极驱动环路让驱动返回路径尽量避开功率电流共用的电感器件提供 Kelvin 源极时按厂商建议连接。然后再评估分立开通与关断电阻、更强的下拉能力、米勒钳位或合适的负压关断。[3]这些措施也有边界。减小关断电阻可能加剧关断过冲负压关断不能超过栅源负向额定值。不能把某颗硅 MOS 管的驱动电压直接套给另一颗 SiC 器件。同时查看 VGS 的正向尖峰和负向振铃。它们即使没有造成误导通也可能超过栅氧化层允许的电压范围。数据手册中的 VGS(th) 只描述规定小电流条件下的阈值不等于满载时的合适驱动电压。[5]四 有过流保护 还要看故障电流何时真正停止短路、负载突变、磁性元件饱和都可能使 MOS 管电流快速上升。比如 Boost 电感进入饱和后电感量下降同一施加电压下的电流上升斜率会变陡。观察电流是否从原本接近直线变为明显上翘可以帮助定位但还要排除传感器饱和或测量失真。保护是否有效取决于整条动作链传感器与采样电路、滤波或消隐、比较和逻辑判断、驱动器响应以及最后的栅极放电和电流下降。软件记录到过流并不等于硬件来得及保住器件。图4 从故障出现到电流下降存在完整延迟链。曲线仅说明时序关系没有给出通用短路耐受时间。调试时要同时捕获电流、故障信号和 VGS量出实际响应时间。消隐用于避开正常开关瞬态设置过长却会遮住真实故障单纯提高阈值来消除误报也可能让保护失去意义。尤其不能把“脉冲电流额定值很大”理解成“能承受同样大小的短路电流”。短路时可能同时承受较高 VDS 和较大 ID芯片发热非常集中。对没有明确短路耐受规格的器件不应自行假设一个可用的耐受时间。快速过流比较、驱动器故障关断、锁存与重试策略需要按具体电路设计。DESAT 等检测方案也应确认其适用器件和门限。若故障电流很大过快切断还可能产生严重过压因此某些方案采用软关断代价是关断期间仍会耗散能量。[6]还要留意“第一次没坏自动重试几次后炸了”。若每次重试都向故障点注入能量结温可能来不及恢复。保护验证应包含故障持续存在时的重复动作而不只看单次触发。五 电流没超过标称值 不代表结温和 SOA 合格数据手册首页写着几十安甚至上百安往往对应规定壳温、驱动电压和散热条件。换到实际 PCB、绝缘垫片和机箱里可持续工作的电流可能完全不同。先核对参数的测试条件再谈余量。[5]导通损耗可以用电流有效值的平方乘以导通电阻估算。假设 MOS 管全周期有效值电流为 20 A冷态导通电阻为 10 mΩ则损耗约为 4 W若热态电阻变为 16 mΩ损耗就升到 6.4 W。这只是示例热态电阻应根据具体器件曲线取值。图5 同样的有效值电流热态电阻增加会抬高导通损耗。右侧展示热流路径外壳温度不等于结温。这里的有效值必须覆盖完整开关周期已经计入关断时的零电流不能再机械地乘一次占空比。开关过程中的电压电流重叠、反向恢复等损耗还需要单独评估不能只凭导通电阻决定哪颗器件更凉。稳态温升估算要采用与实际散热路径相符的热阻。PCB 散热不能直接照搬理想壳温条件有散热器也要考虑界面材料、接触压力和风道。短脉冲则应查瞬态热阻抗并处理重复脉冲的热积累。[7]还要看 SOA也就是安全工作区。它限制的是特定温度和脉冲时间下VDS 与 ID 可以同时出现的组合。电压、电流分别低于各自最大额定值并不保证组合工作点在 SOA 内。[8]软启动、预充或线性限流时MOS 管可能长时间处于高压与大电流并存的状态局部热点和热不稳定尤其值得检查。普通硬开关也会经过这种电压电流重叠过程但不能只拿静态 SOA 图一个点判断全部开关可靠性仍需结合开关轨迹、脉冲时间、损耗及厂商要求。若设备总是在运行几分钟后失效优先追踪热态 VGS、VDS 峰值、损耗和温度的变化。温度可能改变驱动与恢复特性因此“延时炸管”也不一定只有散热一个原因。六 炸管之后 按证据缩小范围MOS 管烧成漏源短路后静态阻值只能证明它已经坏了通常无法说明最初是过压、直通还是过热。真正有价值的是故障发生前那几次开关动作。保存供电、负载、温度、驱动电压和原始波形比只拍一张烧毁照片更有用。图6 排查路线。各分支提供优先检查方向不能仅凭单条波形直接判定根因。第一步断电并确认母线电容已经放电。检查上下管、驱动器、栅极电阻、钳位器件、采样回路和负载。不要只换掉损坏的 MOS 管就恢复满压驱动输出级可能已经连带受损。第二步在限能条件下逐级恢复。先核对驱动电源、上电默认状态、两路时序和保护链再逐步提高母线电压与负载。台式电源的限流不能消除本地母线电容的瞬间放电能量测试方案需要同时控制储能。第三步捕获同一次事件中的 VGS、VDS 和 ID尽量使用预触发保存故障前波形。触发可选异常电压、过流或故障引脚。测点靠近器件缩短探测回路并校正电压与电流通道的时间差否则可能误判先后顺序或开关损耗。[1][4]第四步一次只改变一个关键变量。例如调整关断电阻后既看尖峰是否降低也看关断损耗和温升是否恶化增加死区后既看沟道是否仍有重叠也看二极管续流是否增加。把改动与结果记在同一份记录中。最后在逐步确认正常后覆盖热态、输入上下限、负载变化、启动停机和保护重试等工况。低压空载下的漂亮波形只能说明那个工作点没有暴露问题。修好一次故障应当能回答三个具体问题最先异常的是哪一路波形什么机制让它越界修改后又用什么证据证明问题已消除。能把这条因果关系讲清楚下一次遇到类似故障才不必从换管开始碰运气。故障现象快速对照这张表用于决定先测什么。多个机制可能同时存在根因仍应以事件先后和复测结果判断。看到的现象优先捕获的证据先检查什么关断时 VDS 过冲VDS 与 ID 的关断瞬态换流寄生电感、关断速度、吸收网络上下管同时损坏两路 VGS 与母线电流有效死区、误导通、驱动故障关断栅极出现凸起对侧切换与 VGS 的对应关系米勒耦合、关断阻抗、探头共模误差电流突然上升ID、VGS 和故障输出的先后负载、磁件、采样与保护延迟运行一段时间后失效热态波形、损耗和温度趋势散热路径、热态参数、重复应力参考资料[1] Nexperia AN90011Half-bridge MOSFET switching and its impact on EMC[2] Infineon 应用笔记Power MOSFET avalanche design guidelines[3] Texas Instruments SLUA618AFundamentals of MOSFET and IGBT Gate Driver Circuits[4] Tektronix 测量技术文章Measuring Silicon Carbide (SiC) MOSFET Signals Effectively[5] Nexperia AN11158Understanding power MOSFET data sheet parameters[6] Texas Instruments SLUAAY0Driving SiC MOSFETs with Non-Isolated Gate Drivers[7] Nexperia AN11156Using power MOSFET Zth curves[8] Nexperia IAN50006Power MOSFETs in linear mode[9] Tektronix 浮地测量技术简报Floating Oscilloscope Measurements and Operator Protection配图说明6 张图均为本文绘制的技术示意图不是厂商测试图或实测波形。参考资料用于核对原理具体设计应以所用器件和驱动器的数据手册为准。