1. 从滤波电路到实际电感线圈的并联谐振一次知识串联的复盘滤波电路和并联谐振这两个词放在一起很多刚接触电路分析的朋友会觉得它们是两块独立的内容——滤波是滤波谐振是谐振课本上也常常分章讲。但真正动手做过电源、做过信号调理、做过EMI整改的人会告诉你这两件事在工程里根本分不开。你选一个LC低通滤波电路本质上就是在利用电感和电容的频率选择特性而当电感不是理想电感、带着绕线电阻和寄生电容时它在某个频率附近的行为就会从“滤波”滑向“谐振”甚至把噪声放大。这篇笔记就是围绕这个交叉点展开的把滤波电路的基本分类、RC与LC的取舍、π型滤波的落地细节以及实际电感线圈下并联谐振到底怎么算、怎么测、怎么避坑一次讲透。适合谁看如果你正在学电路分析、模电数电或者刚入行做硬件、电源、信号链设计对“滤波”和“谐振”只有课本印象那这篇内容可以直接当参考。我会尽量少堆公式多讲为什么这么选、参数怎么定、实测会看到什么。涉及计算的地方我会把过程写出来涉及操作的地方我会说明意图方便你抄作业也方便你根据自己项目改。先给一个整体判断理想LC并联谐振在谐振频率处阻抗趋于无穷大但实际电感线圈因为有绕线电阻R_s和匝间寄生电容C_p阻抗曲线会变成一个有限峰值的钟形曲线峰值频率略低于理想谐振频率峰值大小由品质因数Q决定。这个结论是后面所有分析的锚点记住它再看滤波电路里为什么有时候要故意加阻尼、为什么π型滤波的中间电容不是越大越好就都顺了。2. 滤波电路的核心分类与选型逻辑2.1 低通、高通、带通、带阻先搞清楚要滤掉谁滤波电路最基础的分类就是按频率选择性来分低通让低频过、高频衰减高通反过来带通只让某一段过带阻把某一段掐掉。名字很直白但实际项目里最容易犯的错是“没想清楚要滤掉的是差模噪声还是共模噪声是低频纹波还是高频尖峰”结果选了个拓扑却放错了位置。拿最常见的电源输出滤波来说开关电源的输出纹波主要落在开关频率及其谐波上比如300kHz开关频率那纹波能量集中在300kHz、600kHz、900kHz……这时候你需要的是一个低通滤波电路截止频率设在远低于300kHz的位置把基波和高次谐波一起压下去。但如果你把截止频率设得太低比如设到1kHz那负载瞬态响应会变得很慢负载一跳变输出电压要很久才恢复。这就是滤波电路设计里永恒的矛盾衰减越狠响应越慢。所以选型第一步不是选RC还是LC而是先明确三个量要保留的信号最高频率f_pass、要衰减的噪声最低频率f_stop、在f_stop处需要多少衰减量A_stop。这三个量定了滤波器的阶数和拓扑才有依据。很多教程一上来就讲巴特沃斯、切比雪夫其实工程里先把这三个量写清楚比背逼近函数有用得多。2.2 RC低通和LC低通什么时候用哪个RC低通电路是最简单的一个电阻串在信号路径上一个电容对地。它的传递函数是H(s) 1 / (1 sRC)截止频率f_c 1/(2πRC)。优点是便宜、稳定、不会谐振缺点是电阻上会有压降而且输出阻抗高带负载能力差。所以RC低通电路通常用在信号链前端比如ADC输入前的抗混叠滤波、运放输出后的限带这些场景负载阻抗很高RC的缺点不突出。LC低通电路用电感代替电阻理论上没有直流压降效率高适合大电流场合比如电源输出滤波。但电感是储能元件和电容一起会形成二阶系统传递函数是H(s) 1 / (1 s²LC)这个式子是在理想无损情况下写的分母是1s²LC令sjω当ω1/√(LC)时分母为零增益趋于无穷大——这就是谐振。实际电感有绕线电阻R_s分母变成1 sR_sC s²LC谐振峰被R_s限制住但峰还在。这个峰就是LC滤波电路相比RC滤波电路最需要警惕的地方它可能在你想要衰减的频段附近反而放大噪声。我个人的选型习惯是电流小于100mA、对效率不敏感、负载阻抗高的地方优先RC省心电流大、要效率、或者需要陡峭衰减的地方用LC但必须算清楚Q值和阻尼。如果LC的Q值超过1就要考虑加阻尼否则振铃和峰值会给你惊喜。2.3 π型滤波电路多一级电容带来的改变π型滤波电路本质上是电容-电感-电容或者电容-电阻-电容形状像希腊字母π。以CLC为例输入电容C1、电感L、输出电容C2。它比单级LC多了一个电容好处是输入和输出都有对地低阻抗对高频噪声的旁路更彻底。但π型滤波电路有个容易被忽略的点C1和L、L和C2各自会形成谐振。如果C1和L的谐振频率落在噪声频段内那这一级不但不衰减还可能放大。所以π型滤波的参数不是随便填的通常要让C1远大于C2或者让L的谐振频率远高于噪声频率。具体怎么定后面第4节会展开。另外π型滤波电路里如果中间用的是电阻而不是电感那就是CRCπ型滤波成本更低但电阻上有压降和功耗。小电流信号链里CRC很常见比如运放供电的RC去耦本质上就是π型滤波的退化形式。2.4 数字地和模拟地滤波电路落地时的地处理热词里出现了“数字地模拟地”这其实是滤波电路从原理图走到PCB时绕不开的问题。滤波电路的效果一半靠参数一半靠地。如果滤波电容的接地端接到数字地而数字地上有开关噪声那电容旁路掉的噪声会通过地弹重新耦合回信号滤波效果大打折扣。常见做法是模拟信号链的滤波电容接地端统一接到模拟地数字部分的去耦电容接到数字地两个地在单点通过磁珠或0欧电阻连接。注意这个连接点要选在噪声电流不流经的位置通常放在ADC或电源入口附近。我见过不少板子原理图滤波参数算得很漂亮PCB上地乱接实测噪声反而比不加滤波还大问题就出在这里。3. 实际电感线圈的等效模型与并联谐振3.1 理想电感 vs 实际电感差在哪课本里的电感就是一个L阻抗ZjωL随频率线性上升。实际电感线圈是用导线绕出来的导线有电阻匝与匝之间有电容磁芯还有损耗。一个够用的等效模型是电感L和绕线电阻R_s串联然后整体再并联一个寄生电容C_p。有时候还会在磁芯损耗上并联一个电阻R_p但多数情况下R_s和C_p已经能解释主要现象。这个模型下电感的阻抗不再是单调上升。低频时C_p阻抗很大可以忽略阻抗主要是R_sjωL随频率上升高频时C_p阻抗变小把电感短路掉阻抗反而下降。中间某个频率L和C_p发生并联谐振阻抗达到最大。这个频率就是实际电感的自谐振频率记作SRF。注意电感的SRF不是“超过就不能用”而是“超过之后它不再是电感”。在SRF以上电感呈现容性你用它做滤波行为会和你预期相反。3.2 并联谐振的频率与阻抗计算先看理想情况。电感L和电容C并联导纳Y 1/(jωL) jωC j(ωC - 1/(ωL))。谐振时导纳为零即ωC 1/(ωL)解得ω_0 1/√(LC)f_0 1/(2π√(LC))此时阻抗趋于无穷大。实际电感线圈里C就是寄生电容C_pL就是电感量所以自谐振频率f_SRF 1/(2π√(L·C_p))。再看实际模型。L和R_s串联再和C_p并联。这个网络的阻抗是Z (R_s jωL) ∥ (1/(jωC_p))展开后谐振频率会略低于理想值因为R_s的存在。精确的谐振频率满足ω_res √(1/(LC_p) - (R_s/L)²)当R_s较小时第二项可以忽略ω_res ≈ 1/√(LC_p)。峰值阻抗近似为|Z|_max ≈ L / (R_s · C_p) Q · ω_0 · L其中Q ω_0 L / R_s 1/(ω_0 R_s C_p)。这个式子说明绕线电阻越小Q越高谐振峰值阻抗越大。高Q的电感在谐振点附近滤波效果会突然变差因为阻抗大了对噪声的旁路能力就弱了。3.3 一个具体算例10μH电感的自谐振假设你手头有一个10μH的绕线电感实测绕线电阻R_s 0.1Ω寄生电容C_p 5pF。先算理想谐振频率f_0 1/(2π√(10×10⁻⁶ × 5×10⁻¹²)) 1/(2π√(5×10⁻¹⁷)) 1/(2π × 7.07×10⁻⁹) ≈ 22.5MHz再算Q值Q ω_0 L / R_s 2π × 22.5×10⁶ × 10×10⁻⁶ / 0.1 2π × 225 / 0.1 ≈ 14137这个Q高得离谱峰值阻抗|Z|_max ≈ Q × ω_0 × L ≈ 14137 × 2π × 22.5×10⁶ × 10×10⁻⁶ ≈ 2×10⁷ Ω也就是20MΩ。当然实际电感还有磁芯损耗和辐射损耗Q不会这么高但方向是对的高Q电感在自谐振点附近阻抗极大滤波电路在这一段基本失效。所以如果你用这个10μH电感做LC低通截止频率设在100kHz那在22.5MHz附近电感不再是电感滤波电路的行为会完全改变。这就是为什么高频滤波往往不用绕线电感而用磁珠——磁珠的等效模型里R_s很大Q很低不会出现尖锐谐振峰。3.4 串联谐振和并联谐振的区别热词里有“串联谐振和并联谐振”这里顺带理清。串联谐振是L和C串联谐振时阻抗最小电流最大并联谐振是L和C并联谐振时阻抗最大电流最小。在滤波电路里串联谐振常用来做陷波把某个频率短路掉并联谐振常用来做选频把某个频率挡住。实际电感线圈的并联谐振就是电感自身寄生电容和电感量形成的属于“寄生并联谐振”。它不是你故意设计的而是元件固有属性。做滤波设计时你要么让工作频率远低于SRF要么选SRF足够高的电感要么用低Q元件把峰压平。4. 滤波电路实操从参数计算到PCB落地4.1 截止频率和阶数怎么定假设你要做一个电源输出滤波开关频率500kHz输出纹波主要在这个频率要求把500kHz纹波衰减40dB直流负载电流1A。先选拓扑电流1ARC的电阻压降和功耗不可接受选LC。一阶LC的衰减斜率是-40dB/dec。从截止频率f_c到500kHz如果f_c50kHz那500kHz是10倍频程衰减约40dB刚好满足。所以f_c取50kHz左右。选L10μH则f_c 1/(2π√(LC)) 50kHz √(LC) 1/(2π×50×10³) 3.18×10⁻⁶ LC 1.01×10⁻¹¹ C 1.01×10⁻¹¹ / 10×10⁻⁶ 1.01×10⁻⁶ F ≈ 1μF所以L10μHC1μF截止频率约50kHz。但这里有个问题这个LC的Q值。理想情况下Q R_load / √(L/C)负载1A对应等效负载电阻假设5V/1A5Ω则√(L/C) √(10×10⁻⁶ / 1×10⁻⁶) √10 ≈ 3.16Ω Q 5 / 3.16 ≈ 1.58Q大于0.707会有谐振峰。在f_c附近增益可能大于1纹波不但没衰减反而放大。所以需要加阻尼。常见做法是在电容上串一个小电阻R_d或者并联一个RC阻尼网络。R_d的取值通常让Q降到0.707左右即R_d ≈ √(L/C) 3.16Ω。但3.16Ω串在1A负载上会有3.16V压降不可接受。所以实际做法是并联阻尼在C旁边再并一个C_d和R_d串联C_d远大于CR_d取√(L/C)量级。这样直流路径上没有压降交流上提供阻尼。4.2 π型滤波的电容分配如果用π型滤波C1-L-C2通常C1和C2取值不同。C1靠近噪声源承受的纹波电流大选低ESR的陶瓷或聚合物电容C2靠近负载可以稍大。但C1和L的谐振频率要避开噪声频段。假设C110μFL10μH谐振频率f_res1 1/(2π√(10×10⁻⁶ × 10×10⁻⁶)) 1/(2π×10⁻⁵) ≈ 15.9kHz这个频率远低于500kHz没问题。但如果C1选1μF谐振频率就变成50kHz接近截止频率可能在50kHz附近产生峰。所以π型滤波里输入电容通常选得比输出电容大把输入侧谐振频率压低。4.3 PCB布局的几条硬规矩滤波电路在PCB上布局比参数更致命。我总结几条实测有效的规矩滤波电容的接地端必须就近打过孔到地平面过孔数量至少两个减少接地电感。电感下方不要走任何信号线尤其是高阻抗信号线电感的漏磁会耦合进去。输入电容和输出电容的地回路要分开最后在电源入口处单点汇合避免噪声电流绕过滤波器。如果是多层板滤波电路所在层下面要有完整地平面不要被其他走线割裂。电感的焊盘不要铺铜太大否则寄生电容增加SRF下降。这些规矩看起来琐碎但每一条我都见过对应的翻车案例。尤其是电感下方走线很多人觉得“反正有阻焊层”实际上漏磁耦合跟阻焊层没关系。4.4 电流采样电路输入滤波的特殊处理热词里有“电流采样电路输入滤波”这个场景值得单独说。电流采样通常用分流电阻或霍尔传感器输出信号很小容易受开关噪声干扰。这里的滤波电路有两个要求一是不能引入太大相移否则影响控制环路稳定性二是不能降低采样带宽太多否则动态响应变差。常见做法是RC低通截止频率设在开关频率的1/10到1/5。比如500kHz开关频率截止频率取50kHz到100kHz。电阻取10Ω到100Ω电容取100pF到1nF。注意电阻不能太大否则采样信号源内阻分压导致增益误差。如果采样信号是差分要用差分RC两个电阻两个电容加一个共模电容保证共模抑制比。5. 常见问题与排查技巧实录5.1 滤波后噪声反而变大先查谐振这是最典型的问题。加了LC滤波实测噪声在某些频点比不加还高。原因几乎都是LC谐振峰。排查方法用网络分析仪测滤波器的S21或者用示波器FFT看噪声频谱找到峰值频率和1/(2π√(LC))对比。如果吻合就是谐振。解决办法加阻尼或者换低Q电感或者调整截止频率让谐振点避开噪声频段。5.2 电感发热绕线电阻和磁芯损耗电感发热通常两个原因绕线电阻的I²R损耗和磁芯损耗。绕线电阻损耗好算P I_rms² × R_s。磁芯损耗跟频率、磁通密度、磁芯材料有关开关电源里常见。如果电感烫手但电流没超额定多半是磁芯损耗大换低损耗磁芯或者降低工作频率。注意电感发热会导致电感量下降SRF漂移滤波效果进一步恶化形成正反馈。5.3 电容ESR和ESL的影响实际电容不是纯电容有等效串联电阻ESR和等效串联电感ESL。ESL会让电容在高频时呈现感性失去旁路作用。所以高频滤波要选小封装陶瓷电容ESL小。多个电容并联可以降低ESL但要注意并联谐振——不同容值的电容并联可能在某个频率形成并联谐振阻抗反而升高。常见做法是用相同容值的电容并联或者用容值相差100倍以上的电容让谐振点错开。5.4 数字地和模拟地处理不当前面提过这里再强调。滤波电容接地端如果接到有噪声的地滤波效果会大打折扣。排查方法用示波器测电容接地端的噪声如果和输入噪声相关说明地不干净。解决办法重新规划地平面或者把滤波电容的地就近接到干净参考点。5.5 常见问题速查表现象可能原因排查方法解决措施滤波后噪声变大LC谐振峰测S21或FFT找峰值加阻尼、换低Q电感电感发热绕线电阻或磁芯损耗算I²R、测磁芯温度换粗线、换磁芯、降频高频滤波失效电容ESL、电感SRF测电容阻抗曲线换小封装、多电容并联地噪声耦合地平面分割不当测地端噪声重新规划地、单点连接采样信号失真RC相移过大测阶跃响应减小RC、提高截止频率5.6 几个我踩过的坑第一个坑用大容值电解电容做高频滤波。电解电容的ESL很大100kHz以上基本呈感性旁路效果很差。后来换成陶瓷电容并联问题解决。第二个坑电感选型只看电感量和额定电流没看SRF。结果工作频率接近SRF滤波效果完全不对。后来养成习惯选电感先看SRF确保工作频率低于SRF的1/3。第三个坑π型滤波的中间电容选得和输入电容一样大结果两个谐振峰叠加噪声反而放大。后来改成输入电容是中间电容的10倍谐振峰错开效果稳定。第四个坑PCB上滤波电容离芯片太远走线电感抵消了电容的旁路效果。后来把电容挪到芯片电源引脚2mm以内噪声立刻下来。这些坑的共同点是滤波电路的效果不取决于原理图而取决于实际元件的寄生参数和布局。课本上的公式是起点不是终点。6. 从滤波到谐振一条完整的分析链回到标题滤波电路和实际电感线圈下的并联谐振其实是同一个问题的两面。你设计滤波电路时电感的寄生电容和绕线电阻决定了它在高频的真实行为你分析并联谐振时得到的阻抗峰值和频率又反过来告诉你滤波电路在哪个频段会失效。把这两件事串起来才算真正理解了LC滤波的边界。我现在的习惯是每选一个电感先查数据手册的SRF和Q值再算滤波器的截止频率和谐振点确保谐振点不在噪声频段内。如果避不开就加阻尼或者换磁珠。磁珠的模型里R_s很大Q很低谐振峰被压得很平虽然衰减斜率不如LC陡但胜在稳定。最后分享一个实测技巧如果你没有网络分析仪可以用信号发生器和示波器粗略测滤波器的频率响应。信号发生器输出正弦波幅度固定频率从低到高扫示波器测输出幅度画成曲线。虽然精度不高但找谐振峰足够用。我早期做电源滤波就是这么干的一个信号发生器加一个示波器把LC的谐振点摸得清清楚楚。这个内容后续还可以这样扩展把共模滤波和差模滤波分开讲把EMI滤波电路的三元件模型展开或者把血氧放大滤波电路这种生物信号场景单独拆一篇。滤波电路看着简单但每个应用场景都有它的特殊性值得一个一个啃。