尧图网页设计 
简介面向FPGA开发者的Altera Cyclone III开发套件光盘资料压缩包聚焦DDR2内存与USB3.0CYUSB3014接口设计适用于通信、工业控制、消费电子等嵌入式高速数据传输项目。内含硬件原理图与Verilog逻辑例程原理图展示Cyclone III FPGA与DDR2 SDRAM、CYUSB3014控制器的实际连接方式Verilog例程演示接口逻辑的代码实现覆盖读写控制、状态机设计及仿真验证。压缩包约325.66MB主要文件为原理图与Verilog源码可配合Quartus II等工具走通从综合到下载的流程。已有554人学习内容包含Cyclone III器件特性、DDR2接口时序、USB3.0协议及FPGA设计方法初学者可快速入门有经验者也可作为接口复用与排错参考资料。1. 拿到Altera Cyclone III开发套件光盘下一步是读原理图而不是打开Quartus一套以Altera Cyclone III为核心、板上同时带DDR2颗粒和CYUSB3014EZ-USB FX3的USB3.0开发套件光盘里最能决定项目进度的不是Verilog例程而是硬件原理图。多数人拿到资料先装Quartus、双击工程文件结果不是IP核版本不匹配就是引脚约束和板子对不上原因是例程里的信号名、bank位置和DDR2的DQS组都为特定板卡定制过直接拿来做自己的板子必然出问题。读这套资料的正确顺序是先按原理图理清DDR2的地址/数据组、DQS差分对以及FX3的SLFT接口再回去检查Verilog顶层端口列表和原理图网络名是否一一对应。这套板子最常见的两种用法是FPGA图像采集的帧缓存板以及USB3.0到FPGA之间的高速数据直通通道两条路都绕不开DDR2读写控制和FX3的从FIFO协作。2. 光盘资料的信息架构与原理图阅读DDR2和CYUSB3014是两条主线2.1 先按这个顺序整理光盘文件资料才真正上手开发套件的光盘资料命名五花八门常见的不外乎这几类Board_SCH原理图PDF和源工程、Board_PCB布局文件、Datasheet板载器件手册、Verilog逻辑例程、FX3_SDKCYUSB3014固件及驱动、WindowsToolUSB调试软件。我一般会先搜出三个关键词ddr、cyusb、top把原理图和例程顶层模块放到同一目录下比对比逐个文件夹翻要快很多。推荐整理顺序先看BOM确认DDR2颗粒型号是64M×16还是128M×16最高能跑到400MHz还是333MHz再看原理图DDR2部分把dram_dq、dram_dqs这类网络名完整记录下来再打开Verilog工程的最上层文件对比顶层module的端口声明和原理图网络名是否一致最后看CYUSB3014那一页原理图定位SLFT接口连到FPGA哪些引脚。这个顺序的核心价值在于先把“板子画成什么”和“逻辑期待什么”对齐。很多从网上下载的光盘例程在原理图里做过器件替换比如DDR2从原厂型号换成兼容颗粒引脚表一样但ODT表、刷新参数要按新颗粒微调。如果跳过原理图直接去看代码这些差异根本发现不了。另外还要顺手确认板上晶振频率Cyclone III的PLL输入引脚位置会直接影响DDR2控制器IP的时钟约束。2.2 DDR2原理图的关键信号DQS差分对和DM才是重点DDR2的原理图阅读比DDR3简单因为地址和命令线全部为单端信号不需要写训练这种繁琐流程Cyclone III的ALTMEMPHY硬核会负责DQS相位对齐留给工程师的手工工作集中在引脚分配和电平标准上。DDR2颗粒按组划分DQ、DQS/DQSn、DM、地址/BA、时钟CK/CKn以及RAS/CAS/WE/CS命令线。每组DQ对应一组DQS并且DQS在PCB上和DQ等长走线因此原理图里凡是出现dram_dqs0、dram_dqs1这种命名一定对应一个字节通道。板级设计里常犯的错是把DQS和DQ分配到Cyclone III的不同bank或者DQS没接到芯片上标注为支持动态数据选通的引脚。Cyclone III手册在每个IO上标注了是否支持DQSQSF编译时也会报错但调试链路长。我习惯在原理图里把每一条DQS网络追一遍记录它进FPGA的引脚号再和同一bank里的DQ对照。下面是一张典型的DDR2信号摘录表网络名以实际原理图为准。功能分组原理图网络名示例方向FPGA视角IO电平数据总线dram_dq[15:0]双向SSTL-18数据选通dram_dqs[1:0] / dram_dqsn[1:0]双向差分SSTL-18数据屏蔽dram_dm[1:0]输出SSTL-18地址总线dram_a[13:0]输出SSTL-18Bank地址dram_ba[2:0]输出SSTL-18行/列选通dram_ras_n / dram_cas_n / dram_we_n输出SSTL-18差分时钟dram_ck / dram_ck_n输出差分SSTL-18片上终端dram_odt输出SSTL-18注意DDR2的ODT信号只控制DQ和DQS不控制地址命令地址命令那边的终端处理要靠Cyclone III的IO端接配置完成。原理图里如果发现地址线上挂了排阻那是板级匹配不需要Verilog参与。还有一点是DDR2的VREF电压板子上一般由电阻分压得到0.9V原理图里看到这个网络时把它和FPGA的VREF引脚对照一下漏接VREF的话信号没法正常采样。2.3 从原理图网络名到QSF引脚约束一个可直接改的模板读完原理图后的第一步是把网络名映射成Quartus引脚约束。光盘里的Verilog例程一般自带QSF文件但引脚很可能和手上板卡不一致改动前要在原理图里找见对应信号。下面是一份整理过的QSF片段引脚编号需按自己那张原理图替换不要直接拷贝。# DDR2 接口引脚PIN_A10 等编号以原理图为准 set_location_assignment PIN_A10 -to dram_dq[0] set_location_assignment PIN_A11 -to dram_dq[1] # 把 dq[2..15] 的分配补全后续同样处理 set_location_assignment PIN_B12 -to dram_dqs[0] set_location_assignment PIN_B13 -to dram_dqsn[0] set_location_assignment PIN_C12 -to dram_dqs[1] set_location_assignment PIN_C13 -to dram_dqsn[1] set_location_assignment PIN_G2 -to dram_ck set_location_assignment PIN_H2 -to dram_ck_n # 地址/命令线分布在 C/D 列附近Fitter 自动布局即可 # IO 电平与驱动强度 set_io_standard -to {dram_dq[*]} SSTL_18 set_io_standard -to {dram_dqs[*] dram_dqsn[*]} SSTL_18_DIFF set_io_standard -to {dram_ck dram_ck_n} DIFFERENTIAL_SSTL_18 set_output_current_strength -to {dram_dq[*]} 8mA这段约束里的关键点是SSTL_18_DIFF只给DQS和时钟这类差分信号用DQ必须是单端SSTL_18。Cyclone III的bank电压在DDR2区域通常为1.8V如果同一bank里还接了FX3的2.5V IO信号就要确认bank电压是否兼容不兼容时把两套信号拆到不同bank。PLL时钟输入必须使用专用时钟引脚DDR2控制器IP会默认约束时钟网络到CLKIN原理图里fpga_clk或clk50m接的引脚要和工程配置一致。常见的坑是板卡用3.3V有源晶振给CLKIN此时QSF里要单独写这条时钟的IO标准为LVCMOS33而不是FPGA核心电压1.2V漏掉这一步时钟会在上板时不稳定。2.4 CYUSB3014的SLFT接口原理图那页该怎么记CYUSB3014在板上承担USB3.0桥接任务和FPGA之间的物理连接是GPIF II接口最常用的配置是同步从FIFOSLFT。原理图里通常有一页以CYUSB3014为中心信号名带slft_前缀比如slft_wr、slft_rd_n。和DDR2不同FX3的IO可以工作在1.8V、2.5V或3.3V由VBUS、PMODE引脚以及IO配置决定所以看原理图时要顺手把PMODE电阻、复位信号和晶振都记下来否则后面运行固件时会出现枚举不稳定的情况。信号FX3侧方向FPGA网络名示例说明SLCS输入slft_cs_n片选低有效SLWR输入slft_wr写选通SLRD输入slft_rd_n读选通SLOE输入slft_oe_n输出使能PKTEND输入slft_pktend_n强制提交包A[1:0]输入slft_addr[1:0]FIFO地址选择FLAGA/B输出slft_flag_a / slft_flag_bFIFO状态标志IFCLK输入/输出slft_ifclk接口时钟DQ[31:0]双向slft_data[31:0]数据总线把SLFT信号抄下来后对照FPGA侧bank电压。FX3的IO电压由板卡上电配置决定通常为1.8V或2.5VCyclone III对应bank的VCCIO必须一致然后QSF里的IO标准写成LVCMOS18或LVCMOS25。这一步虽然不写一行Verilog但能省下一下午的Fitter报错时间。SLFT相关引脚通常不要求必须是专用时钟或DQS引脚只需要在约束时留意连接到Cyclone III的IO bank上避免出现入端电压错误。3. Verilog例程里的DDR2读写逻辑IP核、初始化状态机与自定义时序3.1 先搞清楚例程用的是DDR2控制器IP还是裸写控制器光盘资料里的DDR2例程最先要分辨的是DDR2控制器部分由Altera IP生成还是由纯Verilog手写。Cyclone III的DDR2支持走的是ALTMEMPHY物理层Quartus II里通过“DDR2 SDRAM Controller with ALTMEMPHY”向导生成生成出的顶层会带一个Avalon-MM用户接口需要自己填的逻辑是Avalon侧的地址映射和读写状态机。另一部分手写控制器是工程师自己实现的DDR2状态机不含物理层校准通常只能在低速或经过验证的板卡上使用。判断方法很简单看例程顶层文件里是否例化了名为ddr2_sdram、memphy_top之类的模块以及是否存在.mif边的PHY配置文件。常见做法是例程以IP核为主用户逻辑写在user_ddr2_access或ddr2_test_top文件里。如果你拿到的工程只有手写状态机要留意里面有没有dqs_delay或dqs_phase这类信号没有的话它往往只能跑DDR2-400的低频模式。DDR2和DDR3/DDR4在接口体验上的最大区别是DDR2不需要写均衡和Vref训练也不需要像DDR4那样的Vref动态校准所以手写控制器在DDR2上是可行方案。但读写时序要你对每个参数有准确预期比如CAS Latency配置为4还是5读数据的DQS相移由PLL固定延迟提供还是走IODELAY这些在例程代码里都会以parameter形式出现。我一般建议先用IP核跑通硬件再回头研究手写状态机因为IP核帮你把物理层、校准和自动刷新都做了剩下的问题集中在应用逻辑层。3.2 DDR2初始化流程和几个必须写对的时序参数DDR2上电后不是立即能读写要经历复位、CKE使能、延时、模式寄存器装载、ZQ校准等阶段。Verilog例程里通常通过一个大的计数器分步推进每个阶段等待固定的tRST、tRFC、tZQINIT延时。这些延时由时钟周期数换算如果工程时钟是200MHz一个周期5ns那么tRFC 127ns对应约26个时钟周期代码里通常写成localparam TRFC_CYCLES 26而不是直接写延时值便于按时钟频率换算。参数典型值DDR2-667说明tCK3.0ns时钟周期由PLL输出频率决定tRCD15ns行激活到列命令的延迟tRP15ns预充电时间tRC55ns行周期tRFC127ns刷新周期tWR15ns写恢复时间tZQINIT512周期ZQ校准初始化时间一个容易忽略的参数是写恢复时间tWR。写命令发出后数据总线并不会立刻释放要等tWR结束再发预充电否则最后一个数据会被预充电打断。例程状态机里如果出现偶发的写数据丢失大概率是这个等待时间没有配够或是在状态机的WRITE_RECOVERY态里少了一个计数器。DDR2的突发长度通常设为4针对32比特数据总线、64比特颗粒一次突发正好搬移一个完整的数据字如果设成8IP核的Avalon接口一次传输会多出一倍的wait states地址递增逻辑也要对应调整。3.3 一个可读的DDR2写读状态机下面这段Verilog是一个极简的DDR2写读状态机模板只做“激活一行→突发写→预充电→再激活→突发读→回IDLE”这个流程不含自动刷新仲裁方便理解状态转移和参数等待的位置。// 简化版DDR2写读状态机只适合验证时序不可直接用于量产逻辑 localparam S_IDLE 3d0; localparam S_ACT 3d1; localparam S_WR 3d2; localparam S_RD 3d3; localparam S_PRE 3d4; localparam S_REF 3d5; always (posedge ddr_clk or negedge rst_n) begin if (!rst_n) begin state S_IDLE; end else begin case (state) S_IDLE: begin if (refresh_req) state S_REF; else if (wr_req) state S_ACT; else if (rd_req) state S_ACT; else state S_IDLE; end S_ACT: begin // 等待 tRCDtrcd_done 来自计数器 if (trcd_done) state S_WR; end S_WR: begin // 判断写突发是否结束结束则进入预充电 if (burst_done) state S_PRE; end S_RD: begin if (burst_done) state S_PRE; end S_PRE: begin if (trp_done) state S_IDLE; end S_REF: begin if (trfc_done) state S_IDLE; end endcase end end这段代码里的trcd_done、burst_done、trp_done都由专门的计数器模块负责计数终点由3.2节表里的周期数换算而来。真正的DDR2控制器会比这个多不少状态自动刷新请求可能在任何空闲点插入读写要带地址译码多个bank之间要支持切换。我一般会在这个简化状态机上补一个命令输出逻辑在S_ACT状态拉低ras_n在S_WR拉低cas_n和we_n在读状态拉低cas_n、拉高we_n。这样每个状态对应的命令引脚就非常直观调时序时只需要盯一个状态变量。3.4 刷新和读写调度把计数器放进仲裁器DDR2要求每行在7.8微秒内刷新一次否则数据会丢失。Verilog例程里常见的做法是维护一个自由运行的计数器计时到REFRESH_INTERVAL就把refresh_req拉高仲裁器优先响应刷新请求刷新完成后拉低。这个计数器的长度取决于时钟频率比如200MHz时钟下7.8us约等于1560个周期代码里写成localparam REFRESH_LIMIT 1560。// 每 7.8us 拉高一次 refresh_req always (posedge ddr_clk or negedge rst_n) begin if (!rst_n) begin refresh_cnt 16d0; refresh_req 1b0; end else if (refresh_cnt REFRESH_LIMIT) begin refresh_cnt 16d0; refresh_req 1b1; end else begin refresh_cnt refresh_cnt 1b1; refresh_req 1b0; end end仲裁器接在输入请求这边规则是刷新优先如果refresh_req有效状态机从IDLE跳到S_REFS_REF里执行一次REFRESH命令并等待tRFC完成后自动回到IDLE。普通读写请求在刷新完成之前会一直等待这个等待对USB3.0这类流式数据影响不大但对DDR2带宽敏感的应用就需要把刷新调度做得更细例如把刷新命令推迟到burst间隙插入或者用多个bank轮转掩盖刷新开销。IP核版本的ALTMEMPHY会自动处理刷新不需要自己写手写控制器才需要把这段放进去。4. CYUSB3014与FPGA的SLFT接口逻辑从FLAG握手到跨时钟FIFO4.1 SLFT同步从FIFO的读写时序先看FLAG再看数据CYUSB3014的SLFT接口在同步模式下FPGA作为主控方产生读写选通FX3根据内部FIFO状态给出FLAG信号。当FX3的USB端点收到主机下发数据并写入FIFO后FLAGA会拉高表示该FIFO有数据可读当FPGA要往USB端点写数据时要看FLAGB是否为高表示目标FIFO未满。这个握手的先后顺序很重要先判断FLAG再操作数据总线不能靠估算时间。读操作的基本时序是FPGA把SLOE拉低使FX3把数据驱动到总线上然后在IFCLK上升沿之前拉低SLRDFX3在时钟沿把当前数据送出FPGA在下一个时钟沿采样。要注意SLOE和SLRD不是同时有效SLOE早了会导致总线提前变成驱动状态可能和写方向冲突。写操作相对简单FPGA把数据放到总线上拉低SLWR一个周期FX3在IFCLK上升沿采样。每次读或写都要明确是在哪个FIFO地址上操作A[1:0]信号选中的是FX3内部四条DMA通道中的一条。4.2 FPGA侧Verilog状态机从FX3读数据到DDR2的最小逻辑下面这段代码实现了一个最小的SLFT读握手状态机。它只负责在FLAGA有效时从FX3读取一个32比特数据并写入内部FIFO重点是展示选通时序和总线方向控制。// FX3 SLFT 同步从FIFO读接口FPGA 作为主机 module fx3_slft_read #( parameter DATA_W 32 )( input wire ifclk, // FX3 提供的接口时钟 input wire rst_n, output reg [1:0] fx_a, // FIFO 地址选择 output reg fx_slrd_n, // 读选通 output reg fx_sloe_n, // 输出使能 input wire fx_flag_a, // 可读标志 inout wire [DATA_W-1:0] fx_data, // 数据总线 output reg [DATA_W-1:0] data_out, // 读出的数据 output reg data_valid // 数据有效脉冲 ); localparam S_IDLE 2d0; localparam S_RD1 2d1; localparam S_RD2 2d2; reg [1:0] state; assign fx_data 32hz; // 读方向FPGA让出总线 always (posedge ifclk or negedge rst_n) begin if (!rst_n) begin state S_IDLE; fx_slrd_n 1b1; fx_sloe_n 1b1; fx_a 2b00; data_valid 1b0; end else begin case (state) S_IDLE: begin data_valid 1b0; if (fx_flag_a) begin fx_sloe_n 1b0; // 先使能输出 state S_RD1; end end S_RD1: begin fx_slrd_n 1b0; // 拉低读选通等待数据 state S_RD2; end S_RD2: begin data_out fx_data; // 采样总线 data_valid 1b1; fx_slrd_n 1b1; fx_sloe_n 1b1; state S_IDLE; end endcase end end endmodule这段逻辑的关键是状态S_RD1和S_RD2S_RD1拉低读选通S_RD2采样数据。实际项目中S_RD2还要同时写一个内部FIFO比如把data_out接到Alteradcfifo的data输入并把data_valid作为写请求。FLAG信号是异步过来的可能会有亚稳态风险稳妥的做法是在ifclk下先打两拍再做判断。Cyclone III内部IO资源够用这完全不奢侈。4.3 与DDR2控制器之间的跨时钟域异步FIFO为什么不可省SLFT接口的IFCLK通常为100MHz或200MHz由FX3配置决定DDR2用户时钟可能是另一个频率比如333MHz或200MHz。两套时钟不相关时数据跨域必须经过异步FIFO。如果直接在SLFT状态机里把数据接到DDR2控制器端口会有不可预计的亚稳态和数据错位。常见做法是例化Altera的dcfifo读时钟接IFCLK写时钟接DDR2用户时钟或者反过来按数据流方向接。下面是一个典型例化// 跨时钟域FIFO写时钟 IFCLK读时钟 DDR2 dcfifo #( .width(32), .depth(512) ) u_fifo ( .aclr (1b0), .wrclk (ifclk), .wrreq (slft_data_valid), .data (slft_data_out), .wrfull(fifo_wfull), .rdclk (ddr_clk), .rdreq (ddr_rd_req), .q (ddr_wdata) );深度选择要考虑USB3.0的突发特性。FX3内部端点FIFO一般配置为16KB一次提交包大小最大也是16KB因此异步FIFO深度不宜太小512×32比特正好等于2KB如果端到端突发较大可以把深度提升到2048。FIFO的wrfull信号可以作为SLFT状态机的反压信号当写FIFO满时停止从FX3读取数据。另外FX3的FLAGB表示目标FIFO非满但FLAGB是FX3端的空满标志与FPGA侧异步FIFO的满状态是两套独立信号写逻辑要同时看这两个状态否则会丢数据或产生无效写请求。5. 老工具链下的移植与DDR2自检Quartus II和ModelSim的搭配验证5.1 Quartus II 13.0sp1配ModelSim-Altera工程能开就能仿Cyclone III是Altera的老器件Quartus Prime新版本已经放弃对它支持光盘例程最稳妥的运行环境是Quartus II 13.0sp1及其自带的ModelSim-Altera。打开例程工程时如果出现版本迁移提示选择直接打开不迁移工程格式。ModelSim仿真DDR2例程时仿真库里要包含altera_mf和cycloneiii_ver这两个库否则例化IP核的模块编译会报错。在ModelSim里跑通仿真后再做引脚约束和全编译。我一般先在ModelSim里仿真DDR2控制器的行为模型确认初始化完成信号拉高、读写数据正确再上板验证。原因很简单上板后DDR2出了问题只能靠SignalTap抓内部信号效率远低于仿真。5.2 用写回读加LED验证DDR2读写路径上板验证DDR2最简单的方法是把例程里的DDR2测试模块改成自检模式从地址0开始连续写一组伪随机数据等待写完成后再读回比对一致时点亮一块LED不一致时点亮错误LED并记录失败次数。伪随机数据可以用LFSR生成也可以用简单的计数器加减。这个办法能把DDR2读写路径是否是好的这个问题压缩到一分钟内判断。// DDR2 自检模块核心逻辑示意 reg [7:0] beat_cnt; reg err_flag; always (posedge ddr_clk or negedge rst_n) begin if (!rst_n) begin beat_cnt 8d0; err_flag 1b0; end else if (rd_valid) begin // 写入时数据为 beat_cnt读回时也应一致 if (rdata ! beat_cnt) err_flag 1b1; beat_cnt beat_cnt 1b1; end end assign pass_led !err_flag done; assign fail_led err_flag;如果自检失败先看初始化是否完成再抓dqs与dq的相对延迟。Cyclone III的DDR2 IP核在编译时已经做了DQS相移信号变慢通常来自约束里的set_input_delay。把约束里DQ的输入最大延迟稍微放宽比如从0.8ns改成1.1ns再看误码是否消失。5.3 仿真时替换DDR2颗粒模型一个可用的ModelSim脚本光盘资料里的ModelSim工程如果在另一台机器上打不开常见原因是路径写死和库版本不一致。下面这个do文件把编译和仿真路径都改成相对路径指定Altera器件库并直接启动仿真。# 清空并重建工作库 vlib work vmap work work # 编译RTL和仿真模型rtl_list.f列出所有需要的文件 vlog -f rtl_list.f vlog $QUARTUS_ROOTDIR/eda/sim_lib/220model.v vlog $QUARTUS_ROOTDIR/eda/sim_lib/altera_mf.v vlog $QUARTUS_ROOTDIR/eda/sim_lib/cycloneiii_atoms.v # 启动仿真testbench 顶层例化DDR2颗粒模型 vsim -L altera_mf -L cycloneiii_ver work.ddr2_tb add wave -r /* run -all模型里DDR2颗粒用的是Micron或美光的Verilog模型文件后缀通常为*.v或*.vp要确认rtl_list.f里包含了这个模型。如果仿真波形里DDR2初始化永远卡在等待状态先看复位信号释放后CKE是否拉高再看时钟频率是否和模型参数匹配。DDR2颗粒模型对时钟频率要求非常严格PLL输出频率偏差超过容限就会导致模型不响应命令这时返回去查PLL的倍频分频参数比查状态机更实际。本文还有配套的精品资源点击获取 Altera Cyclone III开发套件：DDR2与FX3接口原理图阅读与Verilog实战
简介面向FPGA开发者的Altera Cyclone III开发套件光盘资料压缩包聚焦DDR2内存与USB3.0CYUSB3014接口设计适用于通信、工业控制、消费电子等嵌入式高速数据传输项目。内含硬件原理图与Verilog逻辑例程原理图展示Cyclone III FPGA与DDR2 SDRAM、CYUSB3014控制器的实际连接方式Verilog例程演示接口逻辑的代码实现覆盖读写控制、状态机设计及仿真验证。压缩包约325.66MB主要文件为原理图与Verilog源码可配合Quartus II等工具走通从综合到下载的流程。已有554人学习内容包含Cyclone III器件特性、DDR2接口时序、USB3.0协议及FPGA设计方法初学者可快速入门有经验者也可作为接口复用与排错参考资料。1. 拿到Altera Cyclone III开发套件光盘下一步是读原理图而不是打开Quartus一套以Altera Cyclone III为核心、板上同时带DDR2颗粒和CYUSB3014EZ-USB FX3的USB3.0开发套件光盘里最能决定项目进度的不是Verilog例程而是硬件原理图。多数人拿到资料先装Quartus、双击工程文件结果不是IP核版本不匹配就是引脚约束和板子对不上原因是例程里的信号名、bank位置和DDR2的DQS组都为特定板卡定制过直接拿来做自己的板子必然出问题。读这套资料的正确顺序是先按原理图理清DDR2的地址/数据组、DQS差分对以及FX3的SLFT接口再回去检查Verilog顶层端口列表和原理图网络名是否一一对应。这套板子最常见的两种用法是FPGA图像采集的帧缓存板以及USB3.0到FPGA之间的高速数据直通通道两条路都绕不开DDR2读写控制和FX3的从FIFO协作。2. 光盘资料的信息架构与原理图阅读DDR2和CYUSB3014是两条主线2.1 先按这个顺序整理光盘文件资料才真正上手开发套件的光盘资料命名五花八门常见的不外乎这几类Board_SCH原理图PDF和源工程、Board_PCB布局文件、Datasheet板载器件手册、Verilog逻辑例程、FX3_SDKCYUSB3014固件及驱动、WindowsToolUSB调试软件。我一般会先搜出三个关键词ddr、cyusb、top把原理图和例程顶层模块放到同一目录下比对比逐个文件夹翻要快很多。推荐整理顺序先看BOM确认DDR2颗粒型号是64M×16还是128M×16最高能跑到400MHz还是333MHz再看原理图DDR2部分把dram_dq、dram_dqs这类网络名完整记录下来再打开Verilog工程的最上层文件对比顶层module的端口声明和原理图网络名是否一致最后看CYUSB3014那一页原理图定位SLFT接口连到FPGA哪些引脚。这个顺序的核心价值在于先把“板子画成什么”和“逻辑期待什么”对齐。很多从网上下载的光盘例程在原理图里做过器件替换比如DDR2从原厂型号换成兼容颗粒引脚表一样但ODT表、刷新参数要按新颗粒微调。如果跳过原理图直接去看代码这些差异根本发现不了。另外还要顺手确认板上晶振频率Cyclone III的PLL输入引脚位置会直接影响DDR2控制器IP的时钟约束。2.2 DDR2原理图的关键信号DQS差分对和DM才是重点DDR2的原理图阅读比DDR3简单因为地址和命令线全部为单端信号不需要写训练这种繁琐流程Cyclone III的ALTMEMPHY硬核会负责DQS相位对齐留给工程师的手工工作集中在引脚分配和电平标准上。DDR2颗粒按组划分DQ、DQS/DQSn、DM、地址/BA、时钟CK/CKn以及RAS/CAS/WE/CS命令线。每组DQ对应一组DQS并且DQS在PCB上和DQ等长走线因此原理图里凡是出现dram_dqs0、dram_dqs1这种命名一定对应一个字节通道。板级设计里常犯的错是把DQS和DQ分配到Cyclone III的不同bank或者DQS没接到芯片上标注为支持动态数据选通的引脚。Cyclone III手册在每个IO上标注了是否支持DQSQSF编译时也会报错但调试链路长。我习惯在原理图里把每一条DQS网络追一遍记录它进FPGA的引脚号再和同一bank里的DQ对照。下面是一张典型的DDR2信号摘录表网络名以实际原理图为准。功能分组原理图网络名示例方向FPGA视角IO电平数据总线dram_dq[15:0]双向SSTL-18数据选通dram_dqs[1:0] / dram_dqsn[1:0]双向差分SSTL-18数据屏蔽dram_dm[1:0]输出SSTL-18地址总线dram_a[13:0]输出SSTL-18Bank地址dram_ba[2:0]输出SSTL-18行/列选通dram_ras_n / dram_cas_n / dram_we_n输出SSTL-18差分时钟dram_ck / dram_ck_n输出差分SSTL-18片上终端dram_odt输出SSTL-18注意DDR2的ODT信号只控制DQ和DQS不控制地址命令地址命令那边的终端处理要靠Cyclone III的IO端接配置完成。原理图里如果发现地址线上挂了排阻那是板级匹配不需要Verilog参与。还有一点是DDR2的VREF电压板子上一般由电阻分压得到0.9V原理图里看到这个网络时把它和FPGA的VREF引脚对照一下漏接VREF的话信号没法正常采样。2.3 从原理图网络名到QSF引脚约束一个可直接改的模板读完原理图后的第一步是把网络名映射成Quartus引脚约束。光盘里的Verilog例程一般自带QSF文件但引脚很可能和手上板卡不一致改动前要在原理图里找见对应信号。下面是一份整理过的QSF片段引脚编号需按自己那张原理图替换不要直接拷贝。# DDR2 接口引脚PIN_A10 等编号以原理图为准 set_location_assignment PIN_A10 -to dram_dq[0] set_location_assignment PIN_A11 -to dram_dq[1] # 把 dq[2..15] 的分配补全后续同样处理 set_location_assignment PIN_B12 -to dram_dqs[0] set_location_assignment PIN_B13 -to dram_dqsn[0] set_location_assignment PIN_C12 -to dram_dqs[1] set_location_assignment PIN_C13 -to dram_dqsn[1] set_location_assignment PIN_G2 -to dram_ck set_location_assignment PIN_H2 -to dram_ck_n # 地址/命令线分布在 C/D 列附近Fitter 自动布局即可 # IO 电平与驱动强度 set_io_standard -to {dram_dq[*]} SSTL_18 set_io_standard -to {dram_dqs[*] dram_dqsn[*]} SSTL_18_DIFF set_io_standard -to {dram_ck dram_ck_n} DIFFERENTIAL_SSTL_18 set_output_current_strength -to {dram_dq[*]} 8mA这段约束里的关键点是SSTL_18_DIFF只给DQS和时钟这类差分信号用DQ必须是单端SSTL_18。Cyclone III的bank电压在DDR2区域通常为1.8V如果同一bank里还接了FX3的2.5V IO信号就要确认bank电压是否兼容不兼容时把两套信号拆到不同bank。PLL时钟输入必须使用专用时钟引脚DDR2控制器IP会默认约束时钟网络到CLKIN原理图里fpga_clk或clk50m接的引脚要和工程配置一致。常见的坑是板卡用3.3V有源晶振给CLKIN此时QSF里要单独写这条时钟的IO标准为LVCMOS33而不是FPGA核心电压1.2V漏掉这一步时钟会在上板时不稳定。2.4 CYUSB3014的SLFT接口原理图那页该怎么记CYUSB3014在板上承担USB3.0桥接任务和FPGA之间的物理连接是GPIF II接口最常用的配置是同步从FIFOSLFT。原理图里通常有一页以CYUSB3014为中心信号名带slft_前缀比如slft_wr、slft_rd_n。和DDR2不同FX3的IO可以工作在1.8V、2.5V或3.3V由VBUS、PMODE引脚以及IO配置决定所以看原理图时要顺手把PMODE电阻、复位信号和晶振都记下来否则后面运行固件时会出现枚举不稳定的情况。信号FX3侧方向FPGA网络名示例说明SLCS输入slft_cs_n片选低有效SLWR输入slft_wr写选通SLRD输入slft_rd_n读选通SLOE输入slft_oe_n输出使能PKTEND输入slft_pktend_n强制提交包A[1:0]输入slft_addr[1:0]FIFO地址选择FLAGA/B输出slft_flag_a / slft_flag_bFIFO状态标志IFCLK输入/输出slft_ifclk接口时钟DQ[31:0]双向slft_data[31:0]数据总线把SLFT信号抄下来后对照FPGA侧bank电压。FX3的IO电压由板卡上电配置决定通常为1.8V或2.5VCyclone III对应bank的VCCIO必须一致然后QSF里的IO标准写成LVCMOS18或LVCMOS25。这一步虽然不写一行Verilog但能省下一下午的Fitter报错时间。SLFT相关引脚通常不要求必须是专用时钟或DQS引脚只需要在约束时留意连接到Cyclone III的IO bank上避免出现入端电压错误。3. Verilog例程里的DDR2读写逻辑IP核、初始化状态机与自定义时序3.1 先搞清楚例程用的是DDR2控制器IP还是裸写控制器光盘资料里的DDR2例程最先要分辨的是DDR2控制器部分由Altera IP生成还是由纯Verilog手写。Cyclone III的DDR2支持走的是ALTMEMPHY物理层Quartus II里通过“DDR2 SDRAM Controller with ALTMEMPHY”向导生成生成出的顶层会带一个Avalon-MM用户接口需要自己填的逻辑是Avalon侧的地址映射和读写状态机。另一部分手写控制器是工程师自己实现的DDR2状态机不含物理层校准通常只能在低速或经过验证的板卡上使用。判断方法很简单看例程顶层文件里是否例化了名为ddr2_sdram、memphy_top之类的模块以及是否存在.mif边的PHY配置文件。常见做法是例程以IP核为主用户逻辑写在user_ddr2_access或ddr2_test_top文件里。如果你拿到的工程只有手写状态机要留意里面有没有dqs_delay或dqs_phase这类信号没有的话它往往只能跑DDR2-400的低频模式。DDR2和DDR3/DDR4在接口体验上的最大区别是DDR2不需要写均衡和Vref训练也不需要像DDR4那样的Vref动态校准所以手写控制器在DDR2上是可行方案。但读写时序要你对每个参数有准确预期比如CAS Latency配置为4还是5读数据的DQS相移由PLL固定延迟提供还是走IODELAY这些在例程代码里都会以parameter形式出现。我一般建议先用IP核跑通硬件再回头研究手写状态机因为IP核帮你把物理层、校准和自动刷新都做了剩下的问题集中在应用逻辑层。3.2 DDR2初始化流程和几个必须写对的时序参数DDR2上电后不是立即能读写要经历复位、CKE使能、延时、模式寄存器装载、ZQ校准等阶段。Verilog例程里通常通过一个大的计数器分步推进每个阶段等待固定的tRST、tRFC、tZQINIT延时。这些延时由时钟周期数换算如果工程时钟是200MHz一个周期5ns那么tRFC 127ns对应约26个时钟周期代码里通常写成localparam TRFC_CYCLES 26而不是直接写延时值便于按时钟频率换算。参数典型值DDR2-667说明tCK3.0ns时钟周期由PLL输出频率决定tRCD15ns行激活到列命令的延迟tRP15ns预充电时间tRC55ns行周期tRFC127ns刷新周期tWR15ns写恢复时间tZQINIT512周期ZQ校准初始化时间一个容易忽略的参数是写恢复时间tWR。写命令发出后数据总线并不会立刻释放要等tWR结束再发预充电否则最后一个数据会被预充电打断。例程状态机里如果出现偶发的写数据丢失大概率是这个等待时间没有配够或是在状态机的WRITE_RECOVERY态里少了一个计数器。DDR2的突发长度通常设为4针对32比特数据总线、64比特颗粒一次突发正好搬移一个完整的数据字如果设成8IP核的Avalon接口一次传输会多出一倍的wait states地址递增逻辑也要对应调整。3.3 一个可读的DDR2写读状态机下面这段Verilog是一个极简的DDR2写读状态机模板只做“激活一行→突发写→预充电→再激活→突发读→回IDLE”这个流程不含自动刷新仲裁方便理解状态转移和参数等待的位置。// 简化版DDR2写读状态机只适合验证时序不可直接用于量产逻辑 localparam S_IDLE 3d0; localparam S_ACT 3d1; localparam S_WR 3d2; localparam S_RD 3d3; localparam S_PRE 3d4; localparam S_REF 3d5; always (posedge ddr_clk or negedge rst_n) begin if (!rst_n) begin state S_IDLE; end else begin case (state) S_IDLE: begin if (refresh_req) state S_REF; else if (wr_req) state S_ACT; else if (rd_req) state S_ACT; else state S_IDLE; end S_ACT: begin // 等待 tRCDtrcd_done 来自计数器 if (trcd_done) state S_WR; end S_WR: begin // 判断写突发是否结束结束则进入预充电 if (burst_done) state S_PRE; end S_RD: begin if (burst_done) state S_PRE; end S_PRE: begin if (trp_done) state S_IDLE; end S_REF: begin if (trfc_done) state S_IDLE; end endcase end end这段代码里的trcd_done、burst_done、trp_done都由专门的计数器模块负责计数终点由3.2节表里的周期数换算而来。真正的DDR2控制器会比这个多不少状态自动刷新请求可能在任何空闲点插入读写要带地址译码多个bank之间要支持切换。我一般会在这个简化状态机上补一个命令输出逻辑在S_ACT状态拉低ras_n在S_WR拉低cas_n和we_n在读状态拉低cas_n、拉高we_n。这样每个状态对应的命令引脚就非常直观调时序时只需要盯一个状态变量。3.4 刷新和读写调度把计数器放进仲裁器DDR2要求每行在7.8微秒内刷新一次否则数据会丢失。Verilog例程里常见的做法是维护一个自由运行的计数器计时到REFRESH_INTERVAL就把refresh_req拉高仲裁器优先响应刷新请求刷新完成后拉低。这个计数器的长度取决于时钟频率比如200MHz时钟下7.8us约等于1560个周期代码里写成localparam REFRESH_LIMIT 1560。// 每 7.8us 拉高一次 refresh_req always (posedge ddr_clk or negedge rst_n) begin if (!rst_n) begin refresh_cnt 16d0; refresh_req 1b0; end else if (refresh_cnt REFRESH_LIMIT) begin refresh_cnt 16d0; refresh_req 1b1; end else begin refresh_cnt refresh_cnt 1b1; refresh_req 1b0; end end仲裁器接在输入请求这边规则是刷新优先如果refresh_req有效状态机从IDLE跳到S_REFS_REF里执行一次REFRESH命令并等待tRFC完成后自动回到IDLE。普通读写请求在刷新完成之前会一直等待这个等待对USB3.0这类流式数据影响不大但对DDR2带宽敏感的应用就需要把刷新调度做得更细例如把刷新命令推迟到burst间隙插入或者用多个bank轮转掩盖刷新开销。IP核版本的ALTMEMPHY会自动处理刷新不需要自己写手写控制器才需要把这段放进去。4. CYUSB3014与FPGA的SLFT接口逻辑从FLAG握手到跨时钟FIFO4.1 SLFT同步从FIFO的读写时序先看FLAG再看数据CYUSB3014的SLFT接口在同步模式下FPGA作为主控方产生读写选通FX3根据内部FIFO状态给出FLAG信号。当FX3的USB端点收到主机下发数据并写入FIFO后FLAGA会拉高表示该FIFO有数据可读当FPGA要往USB端点写数据时要看FLAGB是否为高表示目标FIFO未满。这个握手的先后顺序很重要先判断FLAG再操作数据总线不能靠估算时间。读操作的基本时序是FPGA把SLOE拉低使FX3把数据驱动到总线上然后在IFCLK上升沿之前拉低SLRDFX3在时钟沿把当前数据送出FPGA在下一个时钟沿采样。要注意SLOE和SLRD不是同时有效SLOE早了会导致总线提前变成驱动状态可能和写方向冲突。写操作相对简单FPGA把数据放到总线上拉低SLWR一个周期FX3在IFCLK上升沿采样。每次读或写都要明确是在哪个FIFO地址上操作A[1:0]信号选中的是FX3内部四条DMA通道中的一条。4.2 FPGA侧Verilog状态机从FX3读数据到DDR2的最小逻辑下面这段代码实现了一个最小的SLFT读握手状态机。它只负责在FLAGA有效时从FX3读取一个32比特数据并写入内部FIFO重点是展示选通时序和总线方向控制。// FX3 SLFT 同步从FIFO读接口FPGA 作为主机 module fx3_slft_read #( parameter DATA_W 32 )( input wire ifclk, // FX3 提供的接口时钟 input wire rst_n, output reg [1:0] fx_a, // FIFO 地址选择 output reg fx_slrd_n, // 读选通 output reg fx_sloe_n, // 输出使能 input wire fx_flag_a, // 可读标志 inout wire [DATA_W-1:0] fx_data, // 数据总线 output reg [DATA_W-1:0] data_out, // 读出的数据 output reg data_valid // 数据有效脉冲 ); localparam S_IDLE 2d0; localparam S_RD1 2d1; localparam S_RD2 2d2; reg [1:0] state; assign fx_data 32hz; // 读方向FPGA让出总线 always (posedge ifclk or negedge rst_n) begin if (!rst_n) begin state S_IDLE; fx_slrd_n 1b1; fx_sloe_n 1b1; fx_a 2b00; data_valid 1b0; end else begin case (state) S_IDLE: begin data_valid 1b0; if (fx_flag_a) begin fx_sloe_n 1b0; // 先使能输出 state S_RD1; end end S_RD1: begin fx_slrd_n 1b0; // 拉低读选通等待数据 state S_RD2; end S_RD2: begin data_out fx_data; // 采样总线 data_valid 1b1; fx_slrd_n 1b1; fx_sloe_n 1b1; state S_IDLE; end endcase end end endmodule这段逻辑的关键是状态S_RD1和S_RD2S_RD1拉低读选通S_RD2采样数据。实际项目中S_RD2还要同时写一个内部FIFO比如把data_out接到Alteradcfifo的data输入并把data_valid作为写请求。FLAG信号是异步过来的可能会有亚稳态风险稳妥的做法是在ifclk下先打两拍再做判断。Cyclone III内部IO资源够用这完全不奢侈。4.3 与DDR2控制器之间的跨时钟域异步FIFO为什么不可省SLFT接口的IFCLK通常为100MHz或200MHz由FX3配置决定DDR2用户时钟可能是另一个频率比如333MHz或200MHz。两套时钟不相关时数据跨域必须经过异步FIFO。如果直接在SLFT状态机里把数据接到DDR2控制器端口会有不可预计的亚稳态和数据错位。常见做法是例化Altera的dcfifo读时钟接IFCLK写时钟接DDR2用户时钟或者反过来按数据流方向接。下面是一个典型例化// 跨时钟域FIFO写时钟 IFCLK读时钟 DDR2 dcfifo #( .width(32), .depth(512) ) u_fifo ( .aclr (1b0), .wrclk (ifclk), .wrreq (slft_data_valid), .data (slft_data_out), .wrfull(fifo_wfull), .rdclk (ddr_clk), .rdreq (ddr_rd_req), .q (ddr_wdata) );深度选择要考虑USB3.0的突发特性。FX3内部端点FIFO一般配置为16KB一次提交包大小最大也是16KB因此异步FIFO深度不宜太小512×32比特正好等于2KB如果端到端突发较大可以把深度提升到2048。FIFO的wrfull信号可以作为SLFT状态机的反压信号当写FIFO满时停止从FX3读取数据。另外FX3的FLAGB表示目标FIFO非满但FLAGB是FX3端的空满标志与FPGA侧异步FIFO的满状态是两套独立信号写逻辑要同时看这两个状态否则会丢数据或产生无效写请求。5. 老工具链下的移植与DDR2自检Quartus II和ModelSim的搭配验证5.1 Quartus II 13.0sp1配ModelSim-Altera工程能开就能仿Cyclone III是Altera的老器件Quartus Prime新版本已经放弃对它支持光盘例程最稳妥的运行环境是Quartus II 13.0sp1及其自带的ModelSim-Altera。打开例程工程时如果出现版本迁移提示选择直接打开不迁移工程格式。ModelSim仿真DDR2例程时仿真库里要包含altera_mf和cycloneiii_ver这两个库否则例化IP核的模块编译会报错。在ModelSim里跑通仿真后再做引脚约束和全编译。我一般先在ModelSim里仿真DDR2控制器的行为模型确认初始化完成信号拉高、读写数据正确再上板验证。原因很简单上板后DDR2出了问题只能靠SignalTap抓内部信号效率远低于仿真。5.2 用写回读加LED验证DDR2读写路径上板验证DDR2最简单的方法是把例程里的DDR2测试模块改成自检模式从地址0开始连续写一组伪随机数据等待写完成后再读回比对一致时点亮一块LED不一致时点亮错误LED并记录失败次数。伪随机数据可以用LFSR生成也可以用简单的计数器加减。这个办法能把DDR2读写路径是否是好的这个问题压缩到一分钟内判断。// DDR2 自检模块核心逻辑示意 reg [7:0] beat_cnt; reg err_flag; always (posedge ddr_clk or negedge rst_n) begin if (!rst_n) begin beat_cnt 8d0; err_flag 1b0; end else if (rd_valid) begin // 写入时数据为 beat_cnt读回时也应一致 if (rdata ! beat_cnt) err_flag 1b1; beat_cnt beat_cnt 1b1; end end assign pass_led !err_flag done; assign fail_led err_flag;如果自检失败先看初始化是否完成再抓dqs与dq的相对延迟。Cyclone III的DDR2 IP核在编译时已经做了DQS相移信号变慢通常来自约束里的set_input_delay。把约束里DQ的输入最大延迟稍微放宽比如从0.8ns改成1.1ns再看误码是否消失。5.3 仿真时替换DDR2颗粒模型一个可用的ModelSim脚本光盘资料里的ModelSim工程如果在另一台机器上打不开常见原因是路径写死和库版本不一致。下面这个do文件把编译和仿真路径都改成相对路径指定Altera器件库并直接启动仿真。# 清空并重建工作库 vlib work vmap work work # 编译RTL和仿真模型rtl_list.f列出所有需要的文件 vlog -f rtl_list.f vlog $QUARTUS_ROOTDIR/eda/sim_lib/220model.v vlog $QUARTUS_ROOTDIR/eda/sim_lib/altera_mf.v vlog $QUARTUS_ROOTDIR/eda/sim_lib/cycloneiii_atoms.v # 启动仿真testbench 顶层例化DDR2颗粒模型 vsim -L altera_mf -L cycloneiii_ver work.ddr2_tb add wave -r /* run -all模型里DDR2颗粒用的是Micron或美光的Verilog模型文件后缀通常为*.v或*.vp要确认rtl_list.f里包含了这个模型。如果仿真波形里DDR2初始化永远卡在等待状态先看复位信号释放后CKE是否拉高再看时钟频率是否和模型参数匹配。DDR2颗粒模型对时钟频率要求非常严格PLL输出频率偏差超过容限就会导致模型不响应命令这时返回去查PLL的倍频分频参数比查状态机更实际。本文还有配套的精品资源点击获取