做电源这行最怕听到的不是“客户要加功能”而是“模块要并联”。尤其是LLC拓扑单模块空载、满载、效率、温升怎么看都漂亮一到并联就露馅。谐振电感、谐振电容、励磁电感这些被动元件标称值看着一样实际批次里偏差百分之十几很正常这种参数不匹配放到单机里完全不是事但两个模块并联到同一个母线电流分配立马失衡。我这次做的项目是用两个1kW半桥LLC模块并联输出48V输入来自DC400V母线。因为谐振参数实测偏差比较大A机Lr14.2uH/Cr44nF、B机Lr16.0uH/Cr51nF满载不控均流时两路电流几乎是28A比14A的畸形状态。最终用“硬件均流PI控制PFM变频调制”这套组合方案把满载均流偏差压到了1.5%以内。下面把这套方案从原理到调试完整拆开讲希望能给正在做LLC并联的同行省点时间。1. 问题根源参数不匹配为什么必然导致均流失衡1.1 半桥LLC的“理想”也扛不住失配半桥LLC的增益是由开关频率和负载共同决定的。在谐振频率fr附近增益曲线非常陡峭微小的频率变化就能引起明显的电压增益变化。这个特性在单模块设计里是优点因为调频就能精确稳定输出电压但放到并联系统里就变成了麻烦。两个参数一致的LLC模块并联天然均流是因为它们的增益曲线完全重合输出等效阻抗都接近零工作在同一个频率下自然分到相同的能量。可一旦Lr、Cr、Lm、变压器匝比这些参数出现偏差两条增益曲线就不再重合输出特性也各不相同。在这里要理解一个关键点LLC并联时输出母线电压是公共的被两个模块同时钳位。每个模块实际分到的电流取决于它自己的增益曲线和等效输出特性。等效输出特性存在差异时即使两个模块的开关频率一样也会出现一条曲线上的模块承载更多电流的情况。失配越大电流分配越偏。我实测的A机和B机谐振频率fr分别约201kHz和176kHz两者相差25kHz折算一下失配约13%。这种程度的失配在批量生产里非常常见所以“参数不匹配”不是特例而是常态。1.2 失配参数到底做了什么逐个看每个参数失配对并联均流的影响能帮我们明确后面控制策略要补偿什么。谐振电感Lr影响的是谐振网络的增益斜率和峰值位置。Lr偏小增益曲线更陡同样的频率偏移下电压增益变化更大Lr偏大则曲线相对平缓。A机Lr偏小意味着它在一个频率下能“顶”出更高的电压在并联母线电压被钳位的情况下A机有更强的“出力倾向”但因为输出特性陡稍有不稳就容易抢电流。B机Lr偏大曲线平缓承载力相对弱属于被“欺负”的那一方。谐振电容Cr的作用类似它和Lr一起决定谐振频率。Cr偏大会降低fr让增益曲线的位置整体左移Cr偏小则fr升高。A机Cr44nF偏小fr升高B机Cr51nF偏大fr降低。两者的fr差距被Lr和Cr的偏差叠加放大最终导致13%的谐振频率失配。励磁电感Lm主要影响轻载工作点和ZVS条件同时决定了增益曲线在fr左侧的峰值高度。Lm偏大的模块轻载时励磁电流小容易在轻载下失去ZVS但满载增益能力更强Lm偏小的模块则相反。在并联工况下Lm失配会让两个模块在轻载时的工作点差异更明显这也是为什么轻载均流比满载更难做。变压器匝比如果失配相当于两个模块的输出基准电压不同这会直接造成静态环流。这个在工程上可以通过控制变压器绕制工艺来限制我的项目里这一项控制得还算好没有作为主要矛盾来处理。1.3 并联环流的形成路径把这几个参数偏差叠加起来并联后的物理过程是两个模块同时给输出母线供电输出母线电压被钳在48V。由于A机增益曲线整体偏高在同一个开关频率下A机能提供的等效输出电压更高于是A机使劲向外“推”电流B机增益曲线偏低能提供的电压不够不仅分不到电流极端情况下甚至可能出现倒灌——电流从母线反向流回B机输出端触发B机的输出保护。这个现象的实质就是环流。环流不是简单的“A多B少”而是在两个模块的输出电容、线路阻抗、谐振网络之间形成了低频往复的能量交换。如果不加控制满载时环流可能达到几安培到十几安培直接导致某个模块过流保护或者因为不均流导致其中一个模块过热。我在实验里看到的28A/14A分配就是环流最直观的体现。这样看下来解决问题不一定要让参数一致但必须给每个模块一个“自我调整”的机制。2. 方案框架硬件均流、PI控制、PFM变频各管哪一段2.1 三层控制的职责划分面对参数不匹配常见思路是“让模块自己去适应”。我采用的方案是三段式组合硬件均流负责感知和快速响应PI控制负责稳态精度PFM变频调制负责执行频率调整。三者各管一段既不过度依赖复杂的数字算法也不指望硬件电路能解决一切。具体分工是这样的每个模块都有独立的输出电压环负责维持公共母线电压稳定在48V附近。电压环的输出是一个频率基准f_vref它告诉PFM“用多大频率来维持输出电压”。但仅有电压环是不够的因为两个模块各自的电压环都认为自己的输出是对的频率基准可能不一样结果还是不均流。于是增加了一个均流环它对每个模块的输出电流做一个采样然后通过硬件均流母线交换电流信息形成每个模块的电流偏差再通过PI控制输出一个频率修正量Δf叠加到电压环基准上。最终每个模块的实际工作频率是f f_vref Δf。这个叠加速度很快。硬件均流母线是模拟电路几乎无延时能在几个开关周期内发现电流偏差并立刻把偏差信号送到PI输入端PI再以合适的带宽进行调节。PFM变频调制则是执行层通过数控方式精确改变驱动频率让模块在ZVS安全区内上下微调。三层配合相当于“硬件看动态、软件看稳态、频率调增益”。2.2 为什么不用最传统的峰值电流均流做电源的同行可能第一反应是为什么不直接用峰值电流控制或者用传统的Master-Slave主从均流这两个方案在Buck、Boost这类PWM拓扑里确实很常用但在LLC上直接套用会出问题。峰值电流控制思路是“谁的电流大谁就降低自己的输出”在PWM拓扑里可以通过占空比直接限制电流。但LLC是PFM调制输出电流不是由占空比直接决定的而是由谐振网络的电压增益决定。想让电流大的模块少出电流必须抬高它的开关频率让增益降下来。这个动作天然需要PI去完成没法像PWM那样直接钳位。主从均流需要指定一个主模块其他模块跟随主模块的电流信号。但LLC模块在参数不匹配时任何一个模块都不具备“绝对正确”的参考价值强制指定一个主模块会让从模块为了追主模块的电流而把自己的工作频率推到非常偏的位置甚至越过容性区边界导致硬开关得不偿失。所以最终我采用的是民主均流Democracy Current Sharing也就是所有模块地位平等通过共享母线互相协商而不是强制某一个当领导。2.3 方案的边界条件与适用范围这套方案不是所有并联场景都适用有几个边界条件需要说明白。第一它针对的是输出电压等级相同、拓扑结构相同的模块并联不能解决不同拓扑或不同输出电压等级的并联问题。第二均流环只在持续导通模式下有效如果模块进入轻载间歇工作模式也就是常说的burst mode均流环会短暂失效需要另外的轻载策略来处理这个在第5章会展开。第三频率修正量必须做限幅防止PI输出把开关频率推到ZVS区之外这是安全底线。适用范围上这套方案非常契合工业电源、通信电源、储能变流器等需要模块化冗余的场合。这类系统对均流精度要求通常在±5%以内可靠性要求高不希望引入过于复杂的数字通信机制。用硬件均流母线做底用软件PI微调既不依赖通信总线又能在单点失效时自动退化为下垂均流整体容错性好。如果你的项目也满足这些条件可以直接参考。3. 关键硬件电路设计要点3.1 主电路谐振参数与失配注入为了验证方案对参数不匹配的容忍度我在实验里没有刻意配对挑选元件而是直接用了两个批次不同的模块。主电路关键参数如下参数A机实测B机实测偏差谐振电感Lr14.2uH16.0uH12.7%谐振电容Cr44nF51nF15.9%励磁电感Lm115uH132uH14.8%谐振频率fr约201kHz约176kHz13.4%变压器变比4:14:10%额定功率1kW1kW-输入400V输出48V单模块满载电流约20.8A总负载2kW时系统输出电流约41.7A。工作频率范围最初设定在170kHz到220kHz但在并联实验里发现两个模块都稳定在各自fr附近时表现最好所以最终把频率限幅收紧到180kHz到210kHz。需要特别注意的是谐振电容我没有用电解电容而是用了CBB薄膜电容耐压选到630V因为谐振腔的电压应力在轻载时会明显升高电解电容在这里既扛不住纹波电流也扛不住高频脉冲。3.2 电流采样与共享母线的实现硬件均流的基础是准确的电流采样。我用的是LA-55P闭环霍尔传感器原边额定值20A变比1:1000副边通过一个100Ω的采样电阻把电流信号转换成电压信号。20A原边电流对应副边电压2V。为了消除开关噪声在采样电阻后面加了一级RC低通滤波截止频率约50kHz然后再进运放做信号调理最终输出到ADC或者比较器。采样电阻的温漂问题要特别注意我最初用普通金属膜电阻温度上来之后采样值漂了2%左右后来换成低温漂的精密电阻才稳定下来。共享母线的实现方式是在每个模块内部把电流采样电压通过一个等值电阻连接到公共母线上。我用的是10kΩ电阻两个模块的电流信号在母线上做平均母线电压代表两个模块的平均电流。每个模块把自身电流采样电压和母线电压做差分比较差值就是该模块的电流偏差。这个结构的优点是天然做到“无主控”任何模块损坏退出母线电压自动变为剩余模块的平均电流剩余系统继续均流可靠性比主从方案高很多。3.3 PFM变频发生与频率同步问题PFM变频调制我用了数字控制方案主控是STM32G474利用它的高分辨率定时器HRTIM生成可调频驱动信号。之所以不用L6599这类模拟PFM芯片是因为均流环需要做PI运算和限幅数字域更方便同时数字方案可以精确控制两个模块的开关频率同步关系这个在并联系统里很重要。如果两个模块的驱动频率完全不相关并联母线上会出现明显的差频拍振表现为输出纹波周期性起伏甚至听到变压器发出可闻噪声。为了规避这个问题我在两个模块之间加了一根同步时钟线由一个主控产生200kHz同步基准另一个模块用PLL锁定到这个基准上。这样两个模块的开关频率始终保持一个固定的相位关系不会出现随机差频。均流环的PI输出量以这个同步基准为中间值做微小偏移偏移量被限制在±8kHz以内保证既不会引起拍振又有足够的调节裕量来补偿参数差。4. 均流环路的控制逻辑与参数整定4.1 PI均流环的数学模型和符号约定控制逻辑分两个环路电压环和均流环。电压环是每个模块独立的采样自身输出电压和48V参考值比较PI输出f_vref作为“维持输出电压需要的基础频率”。均流环采样自身输出电流Ii和共享母线电压Vshare母线电压经过比例换算得到平均电流Iavg然后计算电流偏差ΔIi Iavg - Ii。这个偏差越正说明本模块出力越小需要增加输出越负说明本模块出力过大需要减小输出。均流环PI的离散表达式可以写成# 伪代码展示均流环PI逻辑 delta_i i_avg - i_i # 电流偏差 delta_f kp * delta_i ki * integral # 频率修正量 integral delta_i * dt # 积分累加 f_out f_vref delta_f # 最终频率 f_out clamp(f_out, f_min, f_max) # 限幅这里有个关键点电流偏差为正时说明本模块电流偏小为了增大它的电流需要降低开关频率。因为LLC在感性工作区内频率越低增益越高输出电压越高输出电流自然会增大。所以最终输出频率f_out f_vref delta_f而delta_f实际是一个负向修正。符号方向如果搞反了均流环会从负反馈变成正反馈直接导致系统振荡甚至炸管这一点调试时务必先确认。4.2 PI参数怎么从“拍脑袋”到“能上电”PI参数整定是这套方案里最花时间的部分。我的整定方法是先算一个理论初值再实测修正。以单模块满载20.8A为例电流采样到ADC的标度是0.1V/AADC参考3.3V、12位分辨率那么每安培对应的AD码大约是1241LSB。频率修正量的作用范围先定为±6kHz如果允许2A的电流偏差约10%满载对应最大修正量那么比例系数Kp可以按6000/(2×1241)≈2.4Hz/LSB来取再适当放大到3左右留出调节能力。Ki取值比Kp小一到两个数量级我初始取Kp的1/50也就是0.06Hz/(LSB·s)。积分的作用是消除稳态误差但过大容易造成超调或振荡。实际调试中我先只加P让系统在稳态下有一点残留误差然后逐步增加Ki观察均流偏差是否逐渐收敛。最终定型参数是Kp3.2Hz/LSBKi0.08Hz/(LSB·s)满载均流偏差稳定在1.5%以内。4.3 限幅、防饱和和环带宽的配置顺序频率限幅必须放在PI输出之后限幅界限根据两个模块的谐振频率确定。我的系统里B机fr最低约176kHz考虑ZVS安全余量把下限设为180kHz上限设为210kHz。这样即使均流环满幅输出也不会让任何一个模块越过容性区边界。积分饱和是另一个必须处理的问题。启动瞬间一个模块先完成软启动另一个模块还在爬升此时均流环的积分会迅速累积到非常大。等第二个模块输出电压到位已经饱和的积分会让第一个模块猛降频率输出电流瞬间冲高。解决办法是给积分加抗饱和anti-windup逻辑积分累加前检查输出是否达到限幅如果已经限幅就暂停积分累加或者直接把积分值钳位到限幅值以内。环带宽的配置顺序也很重要。电压环带宽通常是电流内环的1/5到1/10但LLC没有电流内环所以重点是均流环带宽必须远低于电压环带宽。我的配置是电压环带宽约1kHz均流环带宽约100Hz。如果顺序颠倒均流环太激进会和电压环互相踩踏出现输出电压波动变大、电流分配来回摆动的现象。先确定电压环再压均流环让均流环只在电压环稳定之后做“慢调”是整套控制稳定的关键。5. 实测数据与波形对比5.1 不加任何均流时的典型表现先说不加任何均流措施时的数据。两个模块并联输出电压由两者共同维持没有共享母线也没有均流环只靠各自电压环独立调频。在满载2kW下A机输出电流约27.8AB机约14.2AA机承担了66%以上的负载。这个比例用示波器看电流波形非常直观A机电流波形幅值明显高出一截B机的电流波形在母线电压纹波的影响下轻微翘曲系统整体效率也比单模块运行时低约1.2个百分点。更危险的是半载往满载切换的瞬态。负载从1kW突加到2kW时B机因为增益不足瞬间几乎没有电流输出全部冲击电流都压在A机上A机电流峰值一度冲到36A接近其保护阈值。如果不加保护A机很快就会过流锁死即使没有锁死等B机的电压环慢慢把频率降下来补充电流这个恢复过程也需要几十毫秒期间输出电压下跌超过4V。这说明单纯靠两个独立的电压环在参数失配显著的LLC并联系统里是行不通的。5.2 加入三层方案后的均流效果加入共享母线和PI均流环之后首先是稳态均流有了质的改善。满载2kW时A机20.35A、B机20.65A偏差约1.5%半载1kW时A机10.15A、B机10.35A偏差约2%25%负载时均流偏差扩大到3.8%A机5.05A、B机5.25A。轻载偏差变大是因为轻载时LLC已经接近burst mode边界增益调节的灵敏度下降属于正常现象但仍在可接受范围内。从控制效果看两个模块最终的实际工作频率并不是完全相同。A机稳定在约190.5kHzB机稳定在约188.3kHz两者差了约2.2kHz。这2.2kHz的频率差正是用来补偿13%谐振参数失配所需要的增益差。这也印证了前面的判断并联均流不是要让两个模块“工作得一模一样”而是让它们在各自的工作点附近微调找到能量分配的平衡点。5.3 动态过程与边界工况表现动态均流效果我专门测了两组工况。第一组是负载从10%突升至100%上升沿用了电子负载的恒流模式约1ms完成。A机电流瞬时冲到24AB机瞬时只到17A存在约7A的瞬态偏差然后均流环介入大约8ms后两路电流收敛到1%以内。第二组是负载从100%突降至10%A机瞬时下跌到2AB机瞬时反而短暂上升到8A形成约6A的反向偏差同样在约6ms内恢复。这里要特别强调瞬态偏差是必然存在的因为硬件均流和PI都有响应时间LLC本身又是谐振储能系统输出电流不可能瞬间跟随指令。但关键是这个瞬态偏差不能超过保护阈值也不会造成模块损坏。我在实验里把过流保护阈值设在28A实测瞬态峰值24A留了安全余量。如果实际项目对动态均流要求更高可以适当提高硬件均流环节的带宽或者把共享母线的信号调理电路做得更“快”让PI之前的前馈环节先顶住第一波冲击。6. 调试过程中踩过的坑和排查方法6.1 常见问题速查表调试过程中遇到的最典型问题我整理成了速查表基本覆盖了这类并联LLC项目的主要故障点。现象可能原因排查方法解决办法并联后输出纹波变大约从20mV涨到55mV均流环带宽太高和电压环互相踩踏用示波器同时抓输出电压和均流环输出观察振荡频率降低Kp/Ki把均流环带宽压到100Hz以下变压器有明显的可闻噪声两个模块PFM不同步产生差频拍振用频谱分析观察驱动频率确认两个模块开关频率差增加同步时钟线用PLL锁定相位关系轻载时均流偏差大于10%LLC进入burst mode均流环积分不断被重置查看驱动波形是否有间歇发波轻载时切换到降频连续模式或增加死负载启动瞬间一个模块电流冲高到30A以上均流环积分饱和没有抗饱和逻辑抓启动波形观察PI输出是否提前到达限幅增加anti-windup积分钳位到限幅内满载均流误差始终大于3%且P、I方向调整无效电流采样器件增益不一致分别给两个模块加相同负载标定采样增益在软件里做单点校准或更换更高精度采样电阻6.2 排查思路与定位手段排查均流问题我习惯遵循“先硬件后软件、先开环后闭环”的顺序。第一步确认两个模块单独带同等负载时电流采样读数是否一致如果不一致先处理采样偏差否则后面一切均流控制都是基于错误的数据。第二步断开共享母线只保留各自电压环确认两个模块在相同频率附近都能稳定输出48V这个阶段可以看到两个模块单独工作时的工作频率差异也是判断参数失配程度最直接的手段。第三步接上共享母线但不开积分只加比例项观察稳态均流偏差是否明显缩小如果连比例项加入后电流偏差都没有变化极有可能是共享母线电压本身没建立起来或者差分采样电路接反了。有一个容易被忽略的小坑共享母线的走线一定要星型连接不能串联。两个模块都通过10kΩ电阻连接到母线上如果母线走线过长或者在PCB上形成了串联阻抗每个模块看到的母线电压就会叠加线路压降导致均流精度下降。我在实验里把母线走线控制在10cm以内并且用短粗线直连问题就消失了。还有一个习惯我保留到现在每次调参之前先记录两个模块单独工作时的开关频率。这个数据能直接告诉你参数失配的程度和方向省去很多盲调时间。最后分享一个实际心得参数匹配是底子均流控制是手段两者不能偏废。很多方案把重点全放在“把均流算法做复杂”上但我的体会是与其让算法去弥补20%的参数失配不如在源头把Lr、Cr的精度控制住。比如在项目量产阶段把谐振电感和电容按实测值分组配对把模块间的谐振频率偏差控制在3%以内再配合这套“硬件均流PI控制PFM变频调制”方案均流效果会稳定得多调试工作量也小得多。先让模块“天生接近”再用控制手段“收尾”这才是并联LLC最务实的工程路径。