行业资讯
深入解析ePWM数字比较子模块：从事件生成到多模块同步实战
1. 从信号到事件数字比较子模块的核心逻辑在嵌入式电机控制和开关电源设计里ePWM模块的威力很大程度上来自于它能把外部世界的“信号”翻译成内部精准的“事件”。数字比较Digital Compare, DC子模块就是这个翻译官。它不像时间基准TB或动作限定器AQ那样直接摆弄计数器或输出波形而是站在一个更高的维度处理来自芯片引脚比如TZ1, TZ2, TZ3或者内部模拟比较器输出的数字信号然后根据这些信号的逻辑电平生成一系列可以驱动其他子模块的“事件”。为什么需要这个“翻译官”想象一个电机驱动场景你用一个外部的电流传感器配合比较器实时监测电机相电流。一旦电流超过安全阈值比较器输出就会从低变高。你当然希望这个信号能立刻关断PWM输出保护功率管。最直接的方法是把这根线接到GPIO然后在中断服务程序里手忙脚乱地关PWM。但这种方法延迟大、不可靠而且占用宝贵的CPU资源。DC子模块的妙处就在于它把这个过程硬件化了。你可以直接把比较器输出接到TZ引脚配置DC模块让它在这个信号变高时直接生成一个DCAEVT1.force事件。这个事件会绕过CPU以纳秒级的延迟直接作用于跳变区Trip-Zone子模块瞬间将对应的PWM输出拉成安全状态比如高阻态。整个过程是纯硬件完成的速度快、确定性高是构建安全、可靠实时控制系统的基石。DC子模块的核心输入是三个跳变区信号TZ1, TZ2, TZ3。通过DCTRIPSEL寄存器你可以灵活地将任意TZ信号映射给数字比较A高/低DCAH/DCAL或数字比较B高/低DCBH/DCBL信号。这里“高/低”指的是对输入信号的逻辑判断。例如你可以配置当TZ1为高电平时DCAH信号有效当TZ1为低电平时DCAL信号有效。这种设计提供了极大的灵活性无论是高电平有效还是低电平有效的保护信号都能处理。TZDCSEL寄存器则扮演了“事件资格认证”的角色。它决定了DCAH/L和DCBH/L信号如何被“认证”为正式的事件。比如你可以设置为“高电平有效”那么只有当对应的DCAH或DCBH信号为高时才会生成DCAEVT1或DCBEVT1事件。也可以设置为“低电平有效”或者“上升沿有效”、“下降沿有效”。这个“认证”过程就是图1中“Event A Qual”和“Event B Qual”方框所描述的逻辑。经过认证后就产生了四个核心事件DCAEVT1,DCAEVT2,DCBEVT1,DCBEVT2。每个事件都可以独立配置其后续的流向和作用。注意TZ信号在用作数字比较事件源时其有效极性高/低是通过TZCTL等寄存器配置的与作为异步故障保护输入时的配置是分开的。务必在初始化时区分清楚这两种用途的配置否则可能导致保护逻辑混乱。2. 事件的分流与赋能四大输出路径详解生成了DCAEVT1/2和DCBEVT1/2事件后这些事件就像拥有了四张不同的“通行证”可以前往ePWM模块的其他关键部门触发相应的动作。理解这四条路径是活用DC子模块的关键。第一条路径强制跳变.force。这是最直接、最快速的保护路径。DCAEVT1.force和DCAEVT2.force事件可以直接强制控制EPWMxA引脚的输出状态相应地DCBEVT1.force和DCBEVT2.force则控制EPWMxB引脚。通过配置TZCTL寄存器中DCAEVT1、DCAEVT2、DCBEVT1、DCBEVT2对应的位你可以决定事件发生时输出是被强制拉高、拉低还是置为高阻态。这在过流、过压保护中至关重要。这里有一个优先级顺序需要牢记对于EPWMxA强制动作的优先级从高到低是TZA-DCAEVT1-DCAEVT2对于EPWMxB则是TZB-DCBEVT1-DCBEVT2。TZA/B是传统的异步跳变信号优先级最高。这意味着如果DCAEVT1和DCAEVT2同时请求动作DCAEVT1胜出。这个硬件优先级机制避免了冲突简化了软件设计。第二条路径触发中断.interrupt。除了立即的硬件动作你可能还需要CPU知道这个事件发生了以便进行更复杂的错误处理或状态记录。DCAEVT1/2.interrupt和DCBEVT1/2.interrupt事件就是干这个的。它们会向向量中断管理器VIM申请一个EPWMxTZINT中断。要使用这个功能你需要先在TZEINT寄存器中使能对应的事件中断位。当事件发生时TZFLG寄存器中相应的标志位会被置起同时触发中断。在中断服务程序中你必须手动向TZCLR寄存器的对应位写1来清除标志位否则中断会持续触发。这个“置标志-触发中断-软件清除”的流程是ePWM中断系统的典型模式。第三条路径启动ADC转换.soc。在电源和电机控制中经常需要在特定的PWM时刻比如PWM波形的谷底或中心点进行电流、电压采样以实施闭环控制。DC事件可以完美地触发这种同步采样。DCAEVT1.soc事件可以被选作ADC开始转换ASOCA的触发源DCBEVT1.soc则对应SOCB。通过配置事件触发子模块ET的ETSEL[SOCASEL]或ETSEL[SOCBSEL]位你可以将ADC的启动与一个外部比较事件精确绑定。例如在峰值电流控制Peak Current Mode Control中你可以用电流比较器的输出触发DCAEVT1进而立刻启动ADC采样电感电流实现每个开关周期内的实时调整。第四条路径产生同步脉冲.sync。在多模块协同工作时保持所有ePWM模块的计数器同步是必须的。DCAEVT1.sync和DCBEVT1.sync事件可以生成一个同步脉冲输出到EPWMxSYNCO信号上。这个同步信号可以送给其他ePWM模块的EPWMxSYNCI输入或者用于同步其他外设。它会被与模块自身的SWFSYNC软件强制同步信号以及来自上级的EPWMxSYNCI输入信号进行“或”操作最终产生一个同步脉冲去复位或同步本模块的时间基准计数器TBCTR。这就为实现复杂的主从同步、交错并联Interleaving拓扑提供了硬件基础。这四条路径并非互斥你可以根据需求同时启用多个。例如一个过流事件可以同时触发强制关断.force、记录错误日志.interrupt、并启动一次诊断性ADC采样.soc。3. 事件的“净化”消隐窗口滤波原理与配置在实际的电力电子硬件中信号噪声无处不在。功率管开关的dv/dt、di/dt会通过寄生参数耦合产生尖峰毛刺。如果这些毛刺被数字比较子模块误认为是有效事件就会导致误保护、误触发ADC造成系统不稳定。因此DC子模块内置了一个非常实用的硬件滤波器——消隐窗口Blanking Window官方文档里也叫事件滤波Event Filtering。它的工作原理很像一个可编程的“选择性耳塞”。在每一个PWM周期内它允许你设置一段“聋哑时间”即消隐窗口在这段时间内所有来自指定DC事件DCAEVT1,DCAEVT2,DCBEVT1,DCBEVT2中的一个都会被无视。窗口之外的时间则正常监听事件。配置这个滤波器主要涉及三个寄存器DCFCTL控制、DCFOFFSET偏移量、DCFWINDOW窗口宽度。其工作流程如下选择事件与对齐点通过DCFCTL[SRCSEL]选择要对哪个DC事件进行滤波例如DCAEVT1。通过DCFCTL[PULSESEL]选择消隐窗口的起始对齐点可以是计数器等于周期值CTRPRD的时刻也可以是计数器等于零CTR0的时刻。这通常选择与你的PWM开关噪声最严重的时刻对齐比如在开关管开通或关断的瞬间。设置偏移量Offset在DCFOFFSET寄存器中写入一个值单位是TBCLK的个数。这个值定义了从对齐点CTRPRD或CTR0之后延迟多少个TBCLK才开始消隐窗口。如果你希望窗口紧接对齐点开始就设为0。如果你知道噪声主要出现在开关动作后的一小段时间可以设置一个小的偏移量来跳过信号建立时间。设置窗口宽度Window在DCFWINDOW寄存器中写入消隐窗口持续的TBCLK周期数。窗口期间选中的DC事件被完全忽略。使能滤波最后置位DCFCTL[BLANKE]使能消隐功能。图20-49的时序图清晰地展示了这个过程。假设PULSESEL选择CTRPRDOFFSET设为2WINDOW设为5。那么在每个PWM周期当TBCTR计数到TBPRD值后会先等待2个TBCLK然后开启一个持续5个TBCLK的消隐窗口。在这5个TBCLK内即使有DCAEVT1事件产生也不会传递出去。窗口结束后事件通道重新打开。实操心得确定OFFSET和WINDOW的值需要结合你的开关频率TBCLK周期和噪声持续时间来估算。一个实用的方法是先用示波器观察TZ引脚上的信号测量噪声毛刺的宽度和相对于PWM边沿的位置然后换算成TBCLK个数并在此基础上增加一些余量。例如噪声脉宽约100nsTBCLK10MHz100ns那么WINDOW至少设为2。如果噪声在边沿后50ns出现OFFSET可以设为0或1。此外滤波器还支持事件捕获功能。通过使能DCCAPCTL[CAPE]当消隐窗口外发生有效的DC事件时可以将当前的TBCTR值捕获到DCCAP寄存器中。这对于故障诊断非常有用你可以精确知道故障发生在PWM周期内的哪个时刻。4. 寄存器级编程指南与配置流程理解了原理最终要落到代码上。DC子模块的配置涉及多个寄存器一个清晰的初始化流程至关重要。以下是基于TMS320F2837x系列DSP的典型配置步骤其他系列芯片寄存器名可能略有不同但逻辑相通。第一步全局与模块初始化在配置任何ePWM外设前遵循TI推荐的安全初始化流程是避免伪中断的关键// 1. 禁用全局中断可选但建议 DINT; // 2. 禁用ePWM模块时钟同步防止配置过程中计数器乱跑 EALLOW; SysCtrlRegs.PCLKCR0.bit.TBCLKSYNC 0; EDIS; // 3. 初始化ePWM模块的所有寄存器包括TB, CC, AQ, DB, ET, TZ, DC等 InitEPwm1(); // 你的ePWM初始化函数 // 4. 重新使能ePWM时钟同步 EALLOW; SysCtrlRegs.PCLKCR0.bit.TBCLKSYNC 1; EDIS; // 5. 清除所有可能由初始化过程产生的伪中断标志 EPwm1Regs.TZCLR.bit.INT 1; // 清除TZ中断标志 EPwm1Regs.ETCLR.bit.INT 1; // 清除ET中断标志 // 6. 使能所需的中断例如TZ中断 EPwm1Regs.TZEINT.bit.OST 1; // 使能单次跳变中断 // EPwm1Regs.TZEINT.bit.DCAEVT1 1; // 如果需要DC事件中断在此使能 // 7. 重新使能全局中断 EINT;第二步配置数字比较事件源假设我们使用TZ1引脚连接过流比较器输出高电平表示过流并希望触发DCAEVT1事件。// 选择TZ1作为数字比较A高DCAH和低DCAL的信号源 EALLOW; EPwm1Regs.DCTRIPSEL.bit.DCAHCOMPSEL 1; // DCAH 源选择 TZ1 (1对应TZ1) EPwm1Regs.DCTRIPSEL.bit.DCALCOMPSEL 1; // DCAL 源选择 TZ1 EDIS; // 配置TZ1引脚为高电平有效作为DC事件源时 EPwm1Regs.TZCTL.bit.TZA TZ_FORCE_HI; // 异步故障动作可单独配置 // 注意DCAEVT事件的有效性由TZDCSEL配置与TZCTL的TZA动作无关 // 配置数字比较A事件1DCAEVT1由DCAH信号触发即TZ1高电平 EPwm1Regs.DCACTL.bit.EVT1SRCSEL DC_EVT1_SRC_DCAH; // 0: DCAH, 1: DCAL, 2: DCAH/DCAL逻辑或 // 配置事件1的触发方式为高电平有效即DCAH1时产生事件 EPwm1Regs.TZDCSEL.bit.DCAEVT1 TZ_DCSEL_HIGH; // 0x1 高电平有效第三步配置事件滤波消隐窗口假设开关频率为100kHz (周期10us)TBCLK100MHz (10ns)。噪声主要出现在PWM上升沿CTR0后的200ns内。// 使能事件滤波并选择对DCAEVT1进行滤波 EPwm1Regs.DCFCTL.bit.SRCSEL DC_SRC_DCAEVT1; // 选择DCAEVT1作为滤波源 EPwm1Regs.DCFCTL.bit.PULSESEL DC_PULSESEL_CTR_ZERO; // 消隐窗口与CTR0对齐 EPwm1Regs.DCFCTL.bit.BLANKE 1; // 使能消隐窗口 // 设置偏移量我们希望窗口在CTR0后立即开始OFFSET0 EPwm1Regs.DCFOFFSET 0; // 单位: TBCLK个数 // 设置窗口宽度需要覆盖200ns噪声TBCLK周期10ns所以需要20个周期再加一些余量 EPwm1Regs.DCFWINDOW 25; // 设置25个TBCLK的消隐窗口 (250ns) // 可选使能事件捕获用于调试 EPwm1Regs.DCCAPCTL.bit.CAPE 1; // 使能捕获 EPwm1Regs.DCCAPCTL.bit.SHDWMODE 0; // 立即模式捕获非影子模式第四步配置事件动作我们希望过流时立即强制PWMxA输出低电平关断同时触发一个中断让CPU记录故障并启动一次ADC采样。// 1. 配置强制动作(.force)当DCAEVT1发生时强制EPWMxA输出低电平 EPwm1Regs.TZCTL.bit.DCAEVT1 TZ_FORCE_LO; // 0x2 强制低 // 2. 配置中断(.interrupt)使能DCAEVT1中断 EPwm1Regs.TZEINT.bit.DCAEVT1 1; // 使能DCAEVT1中断 // 注意还需要在PIE向量表中配置EPWM1_TZINT中断服务程序(ISR) // 3. 配置ADC启动(.soc)将DCAEVT1.soc作为ADC SOCA的触发源 EPwm1Regs.ETSEL.bit.SOCASEL ET_SRC_DCAEVT1; // 选择DCAEVT1作为SOCA触发源 EPwm1Regs.ETPS.bit.SOCAPRD 1; // SOCA在每次事件发生时产生一次脉冲第五步配置同步输出.sync如果我们希望用这个ePWM模块作为主模块在发生过流事件时同步其他从模块的计数器。// 使能DCAEVT1事件产生同步脉冲输出 EPwm1Regs.DCACTL.bit.EVT1SYNCE 1; // 使能DCAEVT1.sync // 配置本模块的同步输出选择将内部同步信号包括DCAEVT1.sync输出 EPwm1Regs.TBCTL.bit.SYNCOSEL TB_SYNC_EN_DCAEVT1; // 具体值需查手册可能是某个宏定义 // 或者如果希望DCAEVT1.sync直接参与生成内部同步脉冲可能还需要配置事件触发子模块的同步源选择。 // 更常见的做法是用CTRPRD作为主同步源DC事件同步作为特殊情况。完成以上步骤后数字比较子模块就配置好了。当TZ1引脚出现超过消隐窗口宽度的高电平脉冲时将依次发生1) EPWMxA被强制拉低2)TZFLG[DCAEVT1]标志置位3) 触发EPWM1_TZINT中断4) 触发ADC SOCA转换5) 如果使能产生一个同步脉冲。5. 多模块同步实战从独立Buck到三相逆变器数字比较子模块的.sync事件输出为构建复杂的多ePWM模块系统提供了另一条灵活的同步路径它不依赖于传统的计数器上下溢同步而是由外部事件驱动。结合时间基准模块的相位加载功能可以实现非常精确的相位控制。我们通过几个典型拓扑来剖析其应用。场景一多个独立Buck转换器这是最简单的情况。每个Buck由一个ePWM模块独立控制频率和相位都不同无需同步。此时每个ePWM模块的TBCTL.SYNCOSEL通常设置为TB_SYNC_DISABLETBCTL.PHSEN设置为TB_DISABLE。数字比较模块各自处理自己的保护事件互不干扰。如图20-52所示四个Buck独立运行。此时DC子模块的价值在于为每个模块提供独立的、基于硬件的快速保护。场景二同频交错并联Buck转换器为了提高等效开关频率、减小输入输出电流纹波常采用交错并联Interleaving技术。两个Buck电路工作在同频但相位相差180°。这就需要主从同步和相位控制。主模块EPWM1配置SYNCOSEL TB_CTR_ZERO使其在计数器归零时产生同步脉冲EPWMSYNCOUT。PHSEN TB_DISABLE。从模块EPWM2配置SYNCOSEL TB_SYNC_IN使其同步输入直接输出流经模式或根据输入同步。关键是PHSEN TB_ENABLE并设置TBPHS TBPRD/2。这样当主模块的CTR0同步脉冲到达时从模块会将自己的计数器加载为TBPRD/2从而实现180°相位差。DC模块的角色假设我们需要在某个Buck过流时同步关断另一个Buck以均衡应力。可以将主Buck的过流事件DCAEVT1.sync输出并连接到从Buck的同步输入。在从模块中除了配置相位同步还可以将该同步信号同时作为故障输入。但更常见的做法是利用.force事件的优先级分别保护各自模块。场景三三相逆变器与电机控制这是ePWM同步技术的经典应用。一个三相逆变器需要三个桥臂6个PWM信号通常由3个ePWM模块生成每个模块输出一对互补或独立的PWM。这三个模块必须严格同频同相或固定相位差。典型配置EPWM1作为主模块SYNCOSEL TB_CTR_ZERO。EPWM2和EPWM3作为从模块SYNCOSEL TB_SYNC_INPHSEN TB_ENABLE且TBPHS都设为0同相或根据需要设置120°相位差对于某些调制算法。这样三个模块的计数器完全同步。高级应用与DC模块在图20-58的双三相逆变器控制中可以看到更复杂的同步链。这里数字比较事件同步可以发挥独特作用。例如系统可能定义“逆变器#1的直流母线过压”为一个全局紧急事件。当该事件发生时不仅需要关断逆变器#1还需要立即同步关断逆变器#2。可以将逆变器#1的过压保护信号连接到某个TZ引脚生成DCAEVT1事件并使能其.sync输出。将这个.sync信号连接到逆变器#2所有ePWM模块的同步输入。在逆变器#2的模块中可以将此同步输入配置为直接触发一次性的相位重载实现立即同步同时通过配置TZ子模块将该同步输入也映射为一个故障源触发强制关断。这就用硬件实现了跨逆变器的级联保护与同步。配置代码片段示例主从同步// 主模块 EPWM1 配置 (产生同步源) EPwm1Regs.TBCTL.bit.SYNCOSEL TB_SYNC_DISABLE; // 初始禁用或选择其他源 // ... 其他TB, CC, AQ配置 // 配置DCAEVT1产生同步脉冲 EPwm1Regs.DCACTL.bit.EVT1SYNCE 1; // 使能DCAEVT1.sync // 将内部同步源选择为DCAEVT1.sync具体寄存器位需查手册可能为TBCTL的某一位或ET模块配置 // 假设通过TBCTL配置 EPwm1Regs.TBCTL.bit.SYNCOSEL TB_SYNC_EN_DCAEVT1; // 此枚举值为举例实际名称可能不同 // 从模块 EPWM2 配置 (接收同步并设置相位) EPwm2Regs.TBCTL.bit.PHSEN TB_ENABLE; // 使能相位加载 EPwm2Regs.TBPHS.half.TBPHS phase_offset; // 设置相位偏移例如 TBPRD/2 EPwm2Regs.TBCTL.bit.SYNCOSEL TB_SYNC_IN; // 同步源选择外部输入 // 将EPWM1的同步输出引脚(EPWMSYNCOUT) 连接到 EPWM2的同步输入引脚(EPWMSYNCIN) // 此连接通常在板级硬件或芯片内部交叉开关配置完成6. 调试技巧与常见问题排查在实际硬件调试中数字比较子模块的问题往往比较隐蔽。以下是一些实战中积累的调试技巧和常见坑点。问题一事件无法触发预期动作症状TZ引脚信号变化了但PWM没有强制关断或没有中断。排查步骤检查信号通路首先用示波器确认TZ引脚上的信号是否符合预期电平、极性、无过多噪声。确认比较器电路工作正常。验证寄存器配置逐项检查DCTRIPSEL信号源选择、TZDCSEL事件有效极性、DCACTL/DCBCTL事件源选择EVT1SRCSEL。这是最常见的配置错误区。一个典型错误是TZDCSEL配置为高电平有效但实际信号是低电平有效。检查消隐窗口如果使能了滤波计算一下OFFSET和WINDOW的设置是否可能把有效信号也滤掉了。尝试暂时将DCFCTL.BLANKE置0禁用滤波看问题是否消失。检查动作配置确认TZCTL中对应事件如DCAEVT1的动作配置不是TZ_NO_CHANGE。确认TZEINT中对应中断使能位已置1。检查优先级如果多个故障源同时生效记住强制动作的优先级TZA/BDCA/DCBEVT1DCA/DCBEVT2。可能是更高优先级的事件覆盖了你的配置。问题二消隐窗口滤波效果不佳症状使能滤波后仍然有误触发或者偶尔该触发时不触发。排查步骤测量与计算用高带宽示波器精确测量噪声脉冲的宽度和相对于PWM边沿的位置。确保WINDOW值大于噪声宽度OFFSET能确保窗口覆盖噪声区间。考虑TBCLK的抖动和信号传播延迟适当增加余量比如增加20%-50%的WINDOW值。检查对齐点确认DCFCTL.PULSESEL设置的对齐点CTR0或CTRPRD是否与噪声出现的时刻对应。对于上升沿噪声通常对齐CTR0下降沿噪声对齐CTRPRD。注意跨周期窗口如图20-49所示如果OFFSET WINDOW的值大于PWM半周期消隐窗口会跨越CTR0或CTRPRD边界。这是允许的但需要确保这不会意外滤掉正常操作中需要响应的事件。画个时序图分析一下。问题三同步功能工作不正常症状主模块的事件无法同步从模块或者同步后相位不对。排查步骤确认同步信号路径.sync事件是否被正确使能DCACTL.EVT1SYNCE主模块的SYNCOUT源是否选择正确TBCTL.SYNCOSEL硬件上同步线是否连接正确检查从模块同步配置从模块的SYNCOSEL是否设置为TB_SYNC_INPHSEN是否使能TBPHS值是否正确一个关键点同步事件发生时从模块加载的是TBPHS的影子寄存器值还是活动值这由TBCTL.PHSDIR和TBCTL.HSPCLKDIV等配置决定通常我们使用影子寄存器以确保同步时刻加载的值是安全的。使用捕获功能调试使能从模块时间基准的同步输入捕获功能如果芯片支持或者用GPIO翻转配合示波器测量同步信号到达和计数器实际动作之间的延迟以验证同步时序。问题四中断频繁触发或无法清除症状一使能就进中断或者在中断服务程序ISR中清了标志位但马上又进中断。排查步骤遵循初始化顺序务必按照本章第4部分给出的初始化流程操作在配置外设前禁用全局中断和TBCLKSYNC配置完成后清除可能存在的伪标志位最后再使能中断。这是TI官方强调的可以避免上电过程中的毛刺导致标志位置位。正确清除标志在TZ中断ISR中需要同时清除TZFLG中的标志位和PIEACK位。典型代码如下interrupt void epwm1_tz_isr(void) { if (EPwm1Regs.TZFLG.bit.DCAEVT1 1) { // 处理DCAEVT1事件 // ... // 清除中断标志 EPwm1Regs.TZCLR.bit.DCAEVT1 1; } // 清除PIE组应答位允许该组继续产生中断 PieCtrlRegs.PIEACK.all PIEACK_GROUP2; // EPWM_TZINT通常在GROUP2 // 如果需要清除ET中断标志 EPwm1Regs.ETCLR.bit.INT 1; }检查信号毛刺如果清除了标志仍然立即重入很可能是TZ信号上有连续的毛刺。需要用示波器仔细检查信号质量并考虑优化硬件滤波电路或调整消隐窗口参数。调试辅助工具寄存器观察窗口在CCS的调试视图中实时监控TZFLG、ETFLG、DCCAP等关键寄存器看事件标志何时置位捕获值是多少。GPIO翻转在中断服务程序或事件触发动作中插入GPIO翻转语句用逻辑分析仪或示波器观察可以直观看到事件响应的延迟和时序。系统事件触发输出一些高端DSP支持将内部事件如DCAEVT1映射到特定的输出引脚上直接用示波器观察这是最直接的调试手段。数字比较子模块是ePWM从“波形发生器”升级为“智能功率控制核心”的关键。它架起了外部模拟世界与内部数字控制之间的高速桥梁。吃透其事件生成、滤波和分发机制结合多模块同步技术你就能设计出响应更快、更安全、更可靠的电机驱动和数字电源系统。
郑州网站建设
网页设计
企业官网
