行业资讯
手把手教你学pcie-第二种：MMIO 空间（Memory-Mapped I/O）
目录五、第二种MMIO 空间Memory-Mapped I/O1️⃣ MMIO 是什么2️⃣ MMIO 和配置空间的本质区别3️⃣ MMIO 从哪里来4️⃣ CPU 眼中的 MMIO5️⃣ Linux 驱动如何访问 MMIO✅ 第一步获取 BAR 物理地址✅ 第二步建立内核虚拟映射✅ 第三步访问设备寄存器6️⃣ 为什么 MMIO 不能是普通指针① 内存序问题Ordering② 端序问题Endianness③ MMIO 没有“内存语义”7️⃣ Non-Prefetchable vs Prefetchable再强调✅ Non-Prefetchable控制寄存器✅ Prefetchable数据缓冲区8️⃣ 一个真实驱动示例RTL8169 简化版9️⃣ MMIO 常见坑点工程师必看❌ 坑 1忘了开 Memory Space❌ 坑 2用普通指针访问 MMIO❌ 坑 3把 Prefetchable 当成性能优化 一句话总结本节约核心六、工程师小贴士强烈建议加框七、本篇结构回顾第 7 篇五、第二种MMIO 空间Memory-Mapped I/O1️⃣ MMIO 是什么MMIO Memory-Mapped I/O内存映射 I/O一句话定义MMIO 是把“设备内部寄存器”映射到 CPU 物理地址空间的一种机制。对 CPU 来说MMIO 地址看起来和普通内存一模一样可以用load / store指令访问编译器、Cache、流水线都“以为”它在访问内存但实际上❗这不是内存这是设备MMIO “伪装成内存的设备寄存器”2️⃣ MMIO 和配置空间的本质区别对比项配置空间MMIO目的管理设备操作设备访问方式专用机制CF8/CFC / ECAMCPU load/store是否在 CPU 地址空间否ECAM 除外✅ 是是否可被 C 语言直接访问❌✅驱动核心路径否✅是否可预取❌部分可是否高频访问❌✅配置空间是“行政楼”MMIO 是“生产车间”3️⃣ MMIO 从哪里来答案只有两个字BAR我们在第 6 篇讲过设备通过 BAR 向系统“申请地址窗口”系统批准后把这段地址写入 BAR这段地址就是 MMIO 空间BAR0 0xF7100000 ↓ CPU 访问 0xF7100000 ↓ RC 转换为 PCIe TLP ↓ Endpoint BAR Hit ↓ 访问设备寄存器MMIO BAR 映射后的 CPU 地址4️⃣ CPU 眼中的 MMIO从 CPU 视角看volatile uint32_t *reg (uint32_t *)0xF7100000; uint32_t val reg[0]; reg[1] 0x12345678;但内核里不能这么干必须用内核 API。5️⃣ Linux 驱动如何访问 MMIO✅ 第一步获取 BAR 物理地址resource_size_t bar_phy pci_resource_start(pdev, 0); // BAR0 resource_size_t bar_len pci_resource_len(pdev, 0);✅ 第二步建立内核虚拟映射void __iomem *regs; regs pci_iomap(pdev, 0, 0); if (!regs) return -ENOMEM;pci_iomap()内部会调用ioremap()✅ 第三步访问设备寄存器u32 val; val readl(regs 0x10); // 读寄存器 writel(0x1, regs 0x10); // 写寄存器⚠️ 严禁*((u32 *)(regs 0x10)) 0x1; // ❌ 错误必须使用readl() / writel()保证内存序和端序6️⃣ 为什么 MMIO 不能是普通指针原因有三① 内存序问题OrderingCPU 可能乱序执行编译器可能重排访问PCIe 对访问顺序敏感readl() / writel()会插入屏障mb();② 端序问题EndiannessPCIe 是小端某些 CPU 是大端访问接口会处理转换③ MMIO 没有“内存语义”读可能改变状态写可能有副作用不能被 Cache / 预测执行MMIO 是“有副作用的 I/O”不是数据7️⃣ Non-Prefetchable vs Prefetchable再强调✅ Non-Prefetchable控制寄存器每次访问必须真实发生禁止预取、合并、重排所有控制寄存器都必须用这个Region 2: Memory at f7100000 (non-prefetchable)✅ Prefetchable数据缓冲区可预读可合并写适合 DMA / FramebufferRegion 4: Memory at f7000000 (prefetchable)Prefetchable ≠ 更快而是“更安全的数据访问模型”8️⃣ 一个真实驱动示例RTL8169 简化版struct rtl8169_priv { void __iomem *mmio_addr; }; static int rtl8169_probe(struct pci_dev *pdev, const struct pci_device_id *id) { struct rtl8169_priv *priv; int ret; pci_enable_device(pdev); priv kzalloc(sizeof(*priv), GFP_KERNEL); priv-mmio_addr pci_iomap(pdev, 2, 0); // BAR2 /* 写 MAC 地址 */ writel(0x12345678, priv-mmio_addr MAC_ADDR_REG); /* 使能 DMA */ writel(DMA_EN, priv-mmio_addr DMA_CTRL); return 0; }所有“设备操作”都发生在 MMIO 空间9️⃣ MMIO 常见坑点工程师必看❌ 坑 1忘了开 Memory SpaceControl: Mem- BusMaster结果BAR 映射成功访问直接异常✅ 解决setpci -s xx:xx.x COMMAND0x06❌ 坑 2用普通指针访问 MMIO结果偶发错误多平台不兼容被编译器优化掉✅ 解决永远用readl() / writel()❌ 坑 3把 Prefetchable 当成性能优化结果控制寄存器用 Prefetchable设备行为异常✅ 解决控制寄存器 Non-Prefetchable数据区 Prefetchable 一句话总结本节约核心**MMIO 是 PCIe 设备寄存器的“主战场”它通过 BAR 映射到 CPU 地址空间驱动通过readl() / writel()与设备对话。**六、工程师小贴士强烈建议加框⚠️ 调试 PCIe 驱动时请记住这条铁律**“所有‘设备为什么不工作’的问题先确认 MMIO 能不能稳定读写。”**方法devmemlspci -vvdmesg | grep ioremap七、本篇结构回顾第 7 篇一、三种地址空间总览 二、配置空间管理面 ↓ 三、MMIO 空间数据面 / 本节 ↓ 四、I/O 空间历史包袱 / 下节
郑州网站建设
网页设计
企业官网
 Pt.4：“人体工程学”的trait实现、包装类型(Wrapper Types)、`Borrow` trait)
 Pt.3：实现serde下的Serialize和Deserialize trait、不建议实现Copy trait)
)
![[具身智能-634]：Python 封装的地平线 VIO 多媒体库：libsrcampy库详解](http://pic.xiahunao.cn/yaotu/[具身智能-634]：Python 封装的地平线 VIO 多媒体库：libsrcampy库详解)
