尧图网页设计 
一、 概况之前将HDMI接收的信号进行了10b转8b处理并解析出行场同步h_sync和v_sync数据有效信号de。本章节再把RGB信号转换为10bit数据再通过10:1并传转换器将10位并行数据以5倍像素时钟船型输出产生差分LVDS信号。二、产生HDMI输出信号通过hdmi_tx模块将标准的 VGA 视频信号8 位 RGB、行同步、场同步、数据使能转换为符合 HDMI 1.4/2.0 电气规范的差分串行数据流。模块内部包含 TMDS 编码器encode和 10:1 并串转换器SerializerN_1并由像素时钟PXLCLK_I及其 5 倍频时钟PXLCLK_5X_I驱动最终输出四对差分信号时钟通道 三路数据通道。子模块说明1、TMDS 编码器encode需要例化三次将RGB这三个通道数据都转化为10bit。2、10:1 并串转换器SerializerN_1需要例化4次将时钟和RGB的并行数据以 10:1 的串化比率输出。模块示例代码module hdmi_tx(input wire PXLCLK_I ,input wire PXLCLK_5X_I ,input wire LOCKED_I ,input wire RST_I ,//VGA input wire VGA_HS , input wire VGA_VS , input wire VGA_DE , input wire [7:0] VGA_R , input wire [7:0] VGA_G , input wire [7:0] VGA_B , //HDMI output wire HDMI_CLK_P , output wire HDMI_CLK_N , output wire HDMI_D2_P , output wire HDMI_D2_N , output wire HDMI_D1_P , output wire HDMI_D1_N , output wire HDMI_D0_P , output wire HDMI_D0_N);wire SysRst RST_I |(~LOCKED_I);wire [9:0] red_10b,green_10b,blue_10b;assign clk_1x PXLCLK_I;encode inst_encode_red ( .clkin (clk_1x), .rstin (SysRst), .din (VGA_R), .c0 (0), .c1 (0), .de (VGA_DE), .dout (red_10b) ); encode inst_encode_green ( .clkin (clk_1x), .rstin (SysRst), .din (VGA_G), .c0 (0), .c1 (0), .de (VGA_DE), .dout (green_10b) ); encode inst_encode_blue ( .clkin (clk_1x), .rstin (SysRst), .din (VGA_B), .c0 (VGA_HS), .c1 (VGA_VS), .de (VGA_DE), .dout (blue_10b) );SerializerN_1 SerializerN_1_clk(.DP_I (10’b1111100000) ,.CLKDIV_I (clk_1x) ,.SERCLK_I (PXLCLK_5X_I) ,.RST_I (SysRst) ,.DSP_O (HDMI_CLK_P) ,.DSN_O (HDMI_CLK_N));SerializerN_1 SerializerN_1_red_d2(.DP_I (red_10b) ,.CLKDIV_I (clk_1x) ,.SERCLK_I (PXLCLK_5X_I) ,.RST_I (SysRst) ,.DSP_O (HDMI_D2_P) ,.DSN_O (HDMI_D2_N));SerializerN_1 SerializerN_1_Green_d1(.DP_I (green_10b) ,.CLKDIV_I (clk_1x) ,.SERCLK_I (PXLCLK_5X_I) ,.RST_I (SysRst) ,.DSP_O (HDMI_D1_P) ,.DSN_O (HDMI_D1_N));SerializerN_1 SerializerN_1_Blue_d0(.DP_I (blue_10b) ,.CLKDIV_I (clk_1x) ,.SERCLK_I (PXLCLK_5X_I) ,.RST_I (SysRst) ,.DSP_O (HDMI_D0_P) ,.DSN_O (HDMI_D0_N));endmodule三、总结本模块是一个HDMI 发送器将 VGA 信号编码并串化为 TMDS 差分流。通过三个编码器实例和四个串行器实例完成数据转换并由像素时钟与 5 倍频时钟驱动。本文章由威三学社威三学院出品对课程感兴趣可以私信联系 HDMI数据的接收发送实验（二十一）
一、 概况之前将HDMI接收的信号进行了10b转8b处理并解析出行场同步h_sync和v_sync数据有效信号de。本章节再把RGB信号转换为10bit数据再通过10:1并传转换器将10位并行数据以5倍像素时钟船型输出产生差分LVDS信号。二、产生HDMI输出信号通过hdmi_tx模块将标准的 VGA 视频信号8 位 RGB、行同步、场同步、数据使能转换为符合 HDMI 1.4/2.0 电气规范的差分串行数据流。模块内部包含 TMDS 编码器encode和 10:1 并串转换器SerializerN_1并由像素时钟PXLCLK_I及其 5 倍频时钟PXLCLK_5X_I驱动最终输出四对差分信号时钟通道 三路数据通道。子模块说明1、TMDS 编码器encode需要例化三次将RGB这三个通道数据都转化为10bit。2、10:1 并串转换器SerializerN_1需要例化4次将时钟和RGB的并行数据以 10:1 的串化比率输出。模块示例代码module hdmi_tx(input wire PXLCLK_I ,input wire PXLCLK_5X_I ,input wire LOCKED_I ,input wire RST_I ,//VGA input wire VGA_HS , input wire VGA_VS , input wire VGA_DE , input wire [7:0] VGA_R , input wire [7:0] VGA_G , input wire [7:0] VGA_B , //HDMI output wire HDMI_CLK_P , output wire HDMI_CLK_N , output wire HDMI_D2_P , output wire HDMI_D2_N , output wire HDMI_D1_P , output wire HDMI_D1_N , output wire HDMI_D0_P , output wire HDMI_D0_N);wire SysRst RST_I |(~LOCKED_I);wire [9:0] red_10b,green_10b,blue_10b;assign clk_1x PXLCLK_I;encode inst_encode_red ( .clkin (clk_1x), .rstin (SysRst), .din (VGA_R), .c0 (0), .c1 (0), .de (VGA_DE), .dout (red_10b) ); encode inst_encode_green ( .clkin (clk_1x), .rstin (SysRst), .din (VGA_G), .c0 (0), .c1 (0), .de (VGA_DE), .dout (green_10b) ); encode inst_encode_blue ( .clkin (clk_1x), .rstin (SysRst), .din (VGA_B), .c0 (VGA_HS), .c1 (VGA_VS), .de (VGA_DE), .dout (blue_10b) );SerializerN_1 SerializerN_1_clk(.DP_I (10’b1111100000) ,.CLKDIV_I (clk_1x) ,.SERCLK_I (PXLCLK_5X_I) ,.RST_I (SysRst) ,.DSP_O (HDMI_CLK_P) ,.DSN_O (HDMI_CLK_N));SerializerN_1 SerializerN_1_red_d2(.DP_I (red_10b) ,.CLKDIV_I (clk_1x) ,.SERCLK_I (PXLCLK_5X_I) ,.RST_I (SysRst) ,.DSP_O (HDMI_D2_P) ,.DSN_O (HDMI_D2_N));SerializerN_1 SerializerN_1_Green_d1(.DP_I (green_10b) ,.CLKDIV_I (clk_1x) ,.SERCLK_I (PXLCLK_5X_I) ,.RST_I (SysRst) ,.DSP_O (HDMI_D1_P) ,.DSN_O (HDMI_D1_N));SerializerN_1 SerializerN_1_Blue_d0(.DP_I (blue_10b) ,.CLKDIV_I (clk_1x) ,.SERCLK_I (PXLCLK_5X_I) ,.RST_I (SysRst) ,.DSP_O (HDMI_D0_P) ,.DSN_O (HDMI_D0_N));endmodule三、总结本模块是一个HDMI 发送器将 VGA 信号编码并串化为 TMDS 差分流。通过三个编码器实例和四个串行器实例完成数据转换并由像素时钟与 5 倍频时钟驱动。本文章由威三学社威三学院出品对课程感兴趣可以私信联系