行业资讯
基于TUSB8020B-Q1的USB 3.0集线器硬件设计实战指南
1. 项目概述与芯片选型考量在笔记本、台式机乃至各种嵌入式主板的接口扩展场景里USB集线器Hub是个看似简单但设计门槛不低的核心部件。尤其是当我们需要支持USB 3.0 SuperSpeed5Gbps这种高速协议时选对一颗集线器控制器芯片并把它正确地“画”到电路板上就成了项目成败的关键。我手头经手过不少USB Hub项目从早期的USB 2.0到现在的USB 3.2 Gen 2踩过的坑不少也积累了一些心得。今天想重点聊聊德州仪器TI的TUSB8020B-Q1这颗芯片它是一款非常经典且实用的双端口USB 3.0集线器控制器特别适合用在需要高可靠性、对信号完整性要求严苛的场合比如车载信息娱乐系统、工业级数据采集设备或者高端的桌面扩展坞。为什么是TUSB8020B-Q1首先它是一颗车规级Q1芯片这意味着它在温度范围、可靠性、长期供货稳定性上比消费级芯片更有保障虽然我们很多工控项目也用得上这种品质。其次它集成了完整的上、下游端口管理、电源控制逻辑和电池充电检测BC1.2支持外围电路相对简洁。最重要的是它的数据手册里提供了极其详尽的参考设计和布局指南这对于保证USB 3.0那高达5Gbps的信号质量至关重要。很多项目初期信号测试不过关眼图张不开问题八成出在PCB布局和电源设计上而不是芯片本身。所以这篇文章我会结合官方资料和我自己的实操经验拆解如何围绕TUSB8020B-Q1进行电路设计和PCB布局特别是那些容易忽略却又决定性的细节。2. 芯片功能架构与核心电路设计2.1 芯片引脚功能与电源域划分拿到TUSB8020B-Q1的48引脚HTQFP封装第一件事不是急着连线而是先理解它的引脚大致分为哪几类。这有助于我们在画原理图时进行功能分区也在布局时规划电源和地平面。核心电源引脚VDD VDD33这是芯片工作的根本。VDD引脚需要1.1V电压用于芯片内核供电电流需求相对较大且对噪声敏感。VDD33引脚需要3.3V电压用于I/O接口供电包括与外部EEPROM如果使用通信的I2C引脚、以及一些控制逻辑电平。数据手册强调这两个电源平面最好各自独立并且可以通过磁珠Ferrite Bead与其他电源隔离以抑制噪声。尤其是VDD如果磁珠的直流电阻DCR过大会导致芯片端的实际电压跌落所以要么选用DCR小于0.05Ω的磁珠要么适当调高稳压器的输出电压作为补偿。上游端口Upstream Port信号组这是连接主机如电脑的一端。包含一组USB 3.0 SuperSpeed差分对USB_SSTXP_UP/USB_SSTXM_UP为发送USB_SSRXP_UP/USB_SSRXM_UP为接收和一组USB 2.0差分对USB_DP_UP/USB_DM_UP。此外还有USB_VBUS检测引脚用于感知主机是否提供5V电源。下游端口Downstream Port 1 2信号组两个端口结构对称。每个端口都包含独立的SuperSpeed发送/接收差分对USB_SSTXP/DNx,USB_SSTXM/DNx,USB_SSRXP/DNx,USB_SSRXM/DNx和USB 2.0差分对USB_DP/DNx,USB_DM/DNx。还有对应的电源控制使能引脚PWRCTL1,PWRCTL2、过流检测引脚OVERCUR1Z,OVERCUR2Z和电池充电使能引脚BATEN1,BATEN2。配置与控制引脚这部分决定了芯片的工作模式。GANGED 此引脚电平决定了下游端口的电源控制是“联动”还是“独立”。拉低GND时PWRCTL1和PWRCTL2独立控制两个端口的电源开关这是更灵活的方式。拉高3.3V时两个端口电源联动开关。FULLPWRMGMTZ 拉低时启用下游端口的完整电源管理芯片可以控制端口的开关和复位。拉高时功能受限。PWRCTL_POL 设置电源控制使能信号PWRCTL1/2的极性。拉低时高电平有效拉高时低电平有效。这需要与你选用的下游端口VBUS电源开关芯片的使能逻辑匹配。SMBUSZ/SS_DNx 这些引脚复用。当不使用I2C EEPROM配置时它们可以被拉高或拉低来强制下游端口工作在SuperSpeed模式高电平或非SuperSpeed模式低电平。在典型应用中如果不需EEPROM通常通过电阻上拉使能端口的SuperSpeed能力。GRSTZ 全局复位引脚低电平有效。通常通过一个RC电路实现上电复位也可以由主控制器控制。TEST 测试引脚必须直接接地切勿悬空。时钟与EEPROM接口XI,XO 连接24MHz晶体振荡器。这是芯片的心脏必须紧挨芯片放置。SCL/SMBCLK,SDA/SMBDAT I2C总线用于连接外部EEPROM存储自定义配置如厂商ID、产品ID、序列号等。如果不需要此功能这两个引脚可以悬空内部有下拉。2.2 上游端口电路设计详解上游端口通常使用一个USB 3.0 Type-B接口方形口连接主机。原理图设计有几个关键点VBUS电压检测分压器主机的VBUS5V不能直接连接到芯片的USB_VBUS检测引脚。因为该引脚的输入电压范围有限。参考设计中使用了一个由90.9kΩ和10kΩ电阻构成的分压器。计算一下5V * (10k / (90.9k 10k)) ≈ 0.5V这个电压在芯片的检测安全范围内。R190.9k和R210k需要使用1%精度的电阻以确保检测准确性。SuperSpeed差分对耦合电容在USB_SSTXP_UP/USB_SSTXM_UP这对发送信号线上靠近USB连接器一端需要各放置一个100nF0.1uF的耦合电容CAP_UP_TXP,CAP_UP_TXM。这两个电容的作用是隔直流通交流同时与传输线阻抗共同作用影响信号质量。容值必须精确建议使用NP0/C0G材质的高频陶瓷电容并且务必对称放置。配置电阻R34.7k将GANGED拉低实现独立端口电源控制。R44.7k将FULLPWRMGMTZ拉低启用完整电源管理。这些配置电阻的阻值不是特别关键4.7k或10k都是常用值但必须保证稳定上拉或下拉。实操心得上游端口的Type-B连接器其金属外壳一定要通过一个阻值约1MΩ的电阻如图中R5连接到系统地。这个电阻是静电释放ESD路径的一部分为累积在接口外壳上的静电荷提供一个缓慢泄放到大地的通路避免“硬接地”可能引入的地噪声。同时连接器的屏蔽壳SHIELD应通过低阻抗例如多个过孔连接到PCB的“机壳地”Chassis GND这个机壳地与数字系统地单点连接。2.3 下游端口电路设计与电源开关选型每个下游端口Type-A接口的电路类似核心是VBUS电源分配和保护。电池充电BC1.2支持如果需要下游端口能为手机、平板等设备进行充电识别DCP模式即短接D和D-则需要将BATEN1或BATEN2引脚通过电阻上拉到3.3V。芯片内部会相应配置下游端口的USB 2.0数据线。如果不需要此功能不贴这颗上拉电阻即可该引脚内部默认下拉。VBUS电源开关与过流保护这是下游端口设计的重中之重。TUSB8020B-Q1本身不提供大电流驱动它通过PWRCTLx引脚控制外部的功率开关芯片来通断每个端口的5V VBUS。OVERCURxZ是开漏输出引脚当外部功率开关检测到过流时会将该引脚拉低通知集线器芯片。芯片选型参考设计推荐使用TI的TPS2561这是一款双通道、可调节电流限值的功率开关。它集成了两个独立的开关通道正好对应两个下游端口并且每个通道的电流限值可以通过一个外部电阻R21连接到ILIM引脚精确设置。电流限值计算TPS2561的限流公式为I_LIMIT 14000 / R_ILIM。例如若想将每个端口的限流值设置为2.2A考虑到一些移动硬盘的峰值电流则R_ILIM 14000 / 2.2 ≈ 6363Ω。参考设计中选取了25.5kΩ计算得I_LIMIT 14000 / 25.5k ≈ 0.55A这个值看起来是用于更低功率的场景。这里需要根据你的实际需求计算并选择合适的电阻。对于支持大电流充电的端口可能需要设置到2.4A甚至3A。电路连接PWRCTL1和PWRCTL2分别连接到TPS2561的EN1和EN2。OVERCUR1Z和OVERCUR2Z分别连接到FAULT1Z和FAULT2Z。TPS2561的OUTx输出接到下游端口的VBUS引脚。VBUS滤波与储能每个下游端口的VBUS线上在靠近连接器处必须放置一个大容量的低ESR等效串联电阻钽电容或聚合物电容如图中150uF用于抑制插拔设备时的电压跌落和浪涌电流。同时一个0.1uF的陶瓷电容用于高频去耦。在VBUS进入连接器之前串联一个磁珠如220Ω 100MHz并在此磁珠的负载侧靠近连接器端对地放置一个0.1uF电容这个RC网络对抑制EMI和提供ESD旁路路径非常有效。2.4 时钟、复位与电源电路24MHz晶体振荡器这是整个芯片的时序基准。必须选择负载电容匹配的24MHz晶体通常两个负载电容C33,C34各为18pF。晶体要尽可能靠近芯片的XI和XO引脚走线短而粗下方保持完整地平面并用地线包围进行隔离远离任何高频或噪声源如开关电源、差分信号线。复位电路GRSTZ引脚的低电平有效复位信号通常由一个简单的RC电路产生R19和C36。时间常数τ R*C决定了上电复位脉冲的宽度。例如10kΩ和0.1uF的组合τ ≈ 1ms这对于数字电路通常是足够的。也可以连接至主控MCU的GPIO实现软件复位。内核与I/O电源去耦这是保证芯片稳定工作的基础。数据手册要求每个VDD和VDD33引脚都需要一个0.1uF的陶瓷电容就近放置。此外整个电源平面上还需要有更大的储能电容如10uF的陶瓷电容。去耦电容的布局优先级最高小电容0.1uF必须最靠近芯片引脚大电容10uF可以稍远但在同一电源平面内。所有电源引脚的去耦电容回路即接地端应通过短而粗的走线或过孔连接到芯片下方的地平面。3. PCB布局设计从规则到实战原理图正确只是成功了一半USB 3.0项目的成败更取决于PCB布局。5Gbps的信号意味着上升/下降时间在皮秒级任何阻抗不连续、反射或串扰都可能导致眼图闭合通信失败。3.1 布局规划与元件放置芯片为中心TUSB8020B-Q1应放置在板子的中心或略偏向上游端口一侧。以其为原点规划信号流向。上游端口区域USB Type-B连接器应放置在板边其差分对信号直接指向芯片。中间的路径应尽可能短、直。下游端口区域两个Type-A连接器通常并排或成一定角度放置在板子另一侧或边缘。确保每个端口的信号到芯片的走线长度大致相等且不要相互缠绕。时钟晶体优先24MHz晶体和其负载电容必须紧挨着芯片的XI/XO引脚放置下方必须是完整的地平面并用接地铜皮或地线过孔包围形成“护城河”远离所有高速信号线。电源器件远离开关电压稳压器LDO或DCDC、功率电感等噪声源应放置在远离TUSB8020B芯片、晶体和所有差分信号线的区域。最好有地平面或电源平面进行隔离。配置电阻就近像连接到USB_R1引脚的9.53kΩ精密电阻用于内部终端校准必须放置在紧挨该引脚的位置走线要短。ESD器件就近如果使用了额外的ESD保护二极管TVS阵列必须紧贴USB连接器的信号引脚放置先经过ESD器件再进入板内信号线。3.2 差分信号布线黄金法则这是布局的核心适用于所有SuperSpeedSS和USB 2.0HS/FS/LS差分对。阻抗控制所有差分对SSTXp/m,SSRXp/m,DP/DM必须做90Ω ±10%的差分阻抗控制。这需要在PCB投板前与板厂充分沟通明确层叠结构板厚、介质材料、铜厚并使用阻抗计算工具如SI9000确定合适的线宽和线间距。通常需要指定为“阻抗控制板”。参考平面差分对应始终在同一层并且其下方或上方有完整、无分割的接地平面作为参考。绝对禁止跨越电源平面分割带或地平面缝隙。等长匹配对内等长一对差分信号的两根线P和M长度必须匹配。对于USB 3.0 SuperSpeed信号要求极其严格长度差应小于5mil0.127mm。对于USB 2.0信号要求可放宽至50mil1.27mm以内。在布线时使用蛇形线Serpentine来补偿较短的哪一根但蛇形线的拐角应使用45度或圆弧避免90度直角。对间等长同一端口的发送对SSTX和接收对SSRX之间以及它们与USB 2.0对DP/DM之间没有严格的等长要求但仍应尽量缩短以减小时延。线宽与间距保持差分线全程线宽、间距一致。在绕过障碍或打孔换层时间距可能会被压缩但应尽量减少这种情况。相邻差分对之间的间距边到边应至少为5倍线宽最好用地线进行隔离以最小化串扰。过孔使用尽量避免在差分线上使用过孔。如果不可避免如需要换层必须成对使用并且过孔类型、位置要对称。过孔会引入阻抗不连续和寄生电容需在阻抗计算时予以考虑通常板厂会处理。过孔应尽量靠近芯片或连接器放置。避免锐角走线转弯处使用135度角或圆弧拐角避免90度直角以减少信号反射和辐射。耦合电容放置上游端口的SSTX耦合电容0.1uF必须靠近USB连接器放置而不是靠近芯片。下游端口通常不需要这些电容因为设备端会提供。测试点的影响尽量避免在差分信号路径上添加测试点。如果必须添加应使用串联式非分支式测试点并且P/M线对称放置以最小化对阻抗的影响。3.3 电源与地平面处理单一地平面强烈建议整个板子使用一个统一、完整的地平面。这为所有高速信号提供了最优的返回路径和镜像平面。芯片的散热焊盘Thermal Pad必须通过多个过孔建议9个或以上阵列牢固地连接到这个地平面以利于散热和电气接地。电源分割与隔离虽然地平面要完整但不同电源1.1V 3.3V 5V需要分割。分割线应清晰避免形成细长的“半岛”或“孤岛”。对于噪声敏感的1.1V VDD电源可以在进入芯片电源区域前通过一个磁珠进行隔离。磁珠前后的电源平面都需要布置足够的去耦电容。去耦电容布局重申一遍每个电源引脚旁的0.1uF电容是“最后一道防线”必须最近距离放置2mm。电源引脚到电容焊盘的走线要短而粗电容的接地端通过短而粗的走线或多个过孔直接连接到地平面。3.4 热设计与其他杂项散热焊盘芯片底部的3.6mm x 3.6mm散热焊盘必须有效焊接。PCB上对应的焊盘应开窗并打上均匀分布的过孔阵列例如6x6阵列连接到内部地平面。这些过孔有助于导热和散热。钢网开孔需要保证足够的锡膏量以填充过孔并形成良好焊接。丝印与调试为关键测试点如各电源、复位信号、过流标志预留焊盘或测试孔。清晰标注元件位号尤其是那些可能根据配置决定是否焊接的电阻如BATENx的上拉电阻。4. 调试、测试与常见问题排查板子回来焊接完毕插上电脑没反应或者传输大文件就掉速别慌按步骤排查。4.1 上电前检查目视与连通性检查检查有无短路、虚焊、连锡。用万用表蜂鸣档检查主要电源5V 3.3V 1.1V对地是否短路。关键电阻值核对特别是USB_R19.53kΩ 1%、VBUS分压电阻90.9k/10k 1%、以及电源开关的限流设置电阻。这些阻值的精度直接影响功能。4.2 上电基础测试静态功耗不上接任何设备仅上游端口连接电脑。测量各电源电压是否正常1.1V 3.3V。电流应在几十mA量级如果异常大100mA可能芯片损坏或短路。时钟信号用示波器探头需使用接地弹簧避免长接地线引入噪声测量晶体引脚XI或XO应能看到幅值约几百mV、频率24MHz的正弦波。如果不起振检查晶体负载电容、焊接和芯片供电。复位信号测量GRSTZ引脚上电后应从低电平跳变为高电平约3.3V。如果一直是低检查复位RC电路。4.3 枚举与功能测试设备枚举将板子上游口插入电脑打开设备管理器Windows或lsusb命令Linux。应该能看到系统识别出一个新的USB集线器设备并显示其VID/PID。如果看不到可能是上游端口信号问题、芯片配置错误或根本未正常工作。下游端口供电插入一个USB设备如U盘到下游端口。测量该端口的VBUS应有5V输出。如果没有检查PWRCTL_POL配置是否与电源开关使能极性匹配。PWRCTLx信号在插入设备后是否变为有效电平用示波器看。TPS2561的输入IN是否有5V使能ENx是否有效输出OUTx是否正常。数据传输测试USB 2.0先使用USB 2.0设备如普通U盘进行大文件拷贝测试观察速度是否正常高速模式应能达到30 MB/s。如果速度慢或不稳定重点排查USB 2.0差分对DP/DM的布线阻抗、等长、参考平面。数据传输测试USB 3.0使用USB 3.0设备如SSD移动硬盘。这是最严格的测试。如果出现识别为USB 2.0设备、传输中断、速度远低于预期100 MB/s等问题极大概率是SuperSpeed差分对信号完整性不达标。4.4 信号完整性故障排查当USB 3.0性能不佳时最有力的工具是高速示波器配合USB 3.0协议分析夹具或软件。但对于大多数工程师可以按以下思路排查眼图测试如果条件允许使用带USB 3.0眼图测试软件的示波器和测试夹具直接测量下游端口SSTX信号的眼图。检查眼高、眼宽、抖动等参数是否符合USB 3.0规范。这是最直接的证据。交叉干扰检查检查SS差分对与其它高速线如另一个端口的SS线、时钟线的间距是否足够。过近会导致串扰在眼图上表现为噪声加大。阻抗不连续点检查回顾PCB布局检查差分线路上是否存在过孔过多或不对称。走线经过不同层时参考平面发生变化如从第1层参考地换到第3层参考电源。走线经过连接器引脚、测试点等区域时线宽或间距被迫改变。走线下方地平面有分割或开槽。电源噪声排查用示波器交流耦合模式测量芯片的1.1V和3.3V电源引脚上的噪声。过大的电源噪声特别是高频噪声会调制到时钟和数据信号上增加抖动。确保去耦电容布局合理磁珠选型正确。共模噪声问题USB 3.0 SuperSpeed信号对共模噪声比较敏感。确保连接器的金属外壳、电缆屏蔽层通过低阻抗路径连接到机壳地并与数字地单点连接良好。4.5 常见问题速查表问题现象可能原因排查方向电脑完全不识别设备1. 上游端口VBUS未接通或短路2. 芯片核心电源1.1V异常3. 24MHz晶体未起振4. 复位引脚被持续拉低5. 上游差分对严重短路或开路1. 测量上游口VBUS电压检查分压电路2. 测量VDD1.1V和VDD333.3V3. 示波器测XI/XO引脚波形4. 测量GRSTZ引脚电平5. 检查上游连接器到芯片的走线识别为USB 2.0 Hub1. SuperSpeed差分对布线问题导致信号质量差2. 下游端口SMBUSZ/SS_DNx配置错误未上拉3. 芯片或连接器SuperSpeed引脚虚焊1. 重点检查SS差分对阻抗、等长、过孔2. 测量SMBUSZ/SS_DNx引脚是否为高电平~3.3V3. 重新焊接或检查下游端口无5V输出1.PWRCTL_POL极性设置与电源开关不匹配2.PWRCTLx信号未有效触发3. TPS2561使能或输入异常4.OVERCURxZ引脚被误触发常低1. 核对PWRCTL_POL电平与电源开关数据手册2. 插入设备时用示波器抓PWRCTLx信号3. 测量TPS2561的IN、ENx、OUTx引脚4. 测量OVERCURxZ引脚电平检查是否与地短路传输文件不稳定、掉速1. USB 2.0差分对DP/DM阻抗/等长问题2. 电源噪声过大影响芯片或信号3. 共模噪声干扰接地不良4. 电缆或连接器质量差1. 检查DP/DM布线确保长度差50mil2. 测量电源纹波检查去耦电容3. 检查屏蔽地连接确保单点接地良好4. 更换高质量USB 3.0认证电缆测试插入大电流设备如硬盘重启1. 下游端口VBUS储能电容不足150uF2. 电源开关如TPS2561限流值设置过低3. 5V输入电源功率不足带载能力差1. 确保每个端口VBUS有足够大的低ESR储能电容2. 重新计算并调整ILIM电阻值3. 检查前端5V电源的电流输出能力5. 设计进阶与生产考量当基本功能调试通过后还有一些进阶的设计和生产细节需要考虑以确保产品的可靠性和一致性。5.1 ESD与EMI防护设计USB接口是静电和电磁干扰侵入的主要通道。除了依靠芯片内部的有限保护外部的防护电路至关重要。TVS二极管阵列在每个USB连接器的差分信号线DP/DM SSTXp/m SSRXP/m到地之间可以放置专用的多通道TVS二极管阵列如Semtech的RClamp系列或TI的TPD系列。这些器件响应速度极快1ns能将ESD冲击的能量迅速泄放到地。布局要点TVS器件必须紧贴连接器引脚放置先经过TVS再进入板内信号线确保ESD电流最先被TVS吸收而不是流入芯片。共模扼流圈CMC对于特别注重EMI辐射认证如FCC CE的产品可以在USB差分线上串联共模扼流圈。它能抑制信号线上的共模噪声减少辐射。但需要注意CMC会引入一定的插入损耗需选择针对USB 3.0频率优化过的型号并考虑其对信号完整性的影响。屏蔽与接地USB连接器的金属外壳必须与PCB的“机壳地”实现360度低阻抗连接。PCB上的机壳地区域通常通过一个或多个阻容网络如1MΩ电阻并联1000pF电容与数字系统地单点连接。这个“机壳地”在物理上应是一个独立的铜皮区域尤其在接口附近。5.2 电源路径设计与热考虑大电流路径下游端口的5V VBUS需要提供高达数安培的电流。从电源输入接口到TPS2561功率开关再到USB Type-A连接器的VBUS引脚这条路径的走线必须足够宽。通常需要计算载流能力对于2A电流可能需要50-80mil1.27-2.03mm的线宽取决于铜厚。使用铺铜Power Plane的方式是最理想的。功率器件散热TPS2561这类功率开关在通过大电流时会产生热量。其散热焊盘PowerPAD必须按照数据手册要求设计足够大的散热铜皮并通过多个过孔连接到内部或底层的地平面利用整个PCB散热。如果预计持续电流很大可能需要考虑在芯片顶部增加散热片或通过空气流动散热。TUSB8020B-Q1自身散热虽然其功耗不大但确保其底部散热焊盘良好焊接并通过过孔阵列连接到地平面有助于长期可靠工作。5.3 可制造性设计DFM检查在发送PCB文件给板厂前进行一轮DFM自查能避免很多生产问题。焊盘与钢网TUSB8020B-Q1是0.5mm pitch的QFN封装焊盘之间的间距很小。确保阻焊桥Solder Mask能够有效开窗防止焊接时短路。散热焊盘的钢网开孔通常采用网格状或阵列式开孔以保证锡膏能充分覆盖并避免焊接后芯片“漂浮”。元件封装确认所有使用的封装尤其是0402 0201的小电阻电容以及USB 3.0连接器与实物完全一致。USB 3.0 Type-A连接器有立式和卧式之分引脚定义也可能有细微差别。测试点为关键电源1.1V 3.3V 5V、地、复位信号、过流标志等预留测试点方便生产线上进行ICT在线测试或后期维修。丝印清晰清晰标注接口方向如“TO HOST”、端口编号Port 1 Port 2、电源输入极性等避免装配错误。5.4 固件与配置可选TUSB8020B-Q1可以通过I2C接口连接外部EEPROM如24C02来加载自定义配置。这对于产品化非常重要可以设置厂商IDVID和产品IDPID设备序列号字符串描述符产品名、厂商名某些电源管理参数如果没有EEPROM芯片会使用内部默认的VID/PID通常是TI的。如果需要自定义就需要设计EEPROM电路并编写相应的固件数据。EEPROM的SDA和SCL线上需要加上拉电阻通常4.7kΩ到3.3V并且EEPROM的地址引脚需要正确配置。最后我想强调的是USB 3.0硬件设计是一个对细节要求极高的工程。TUSB8020B-Q1的数据手册已经提供了非常优秀的指南。成功的关键在于严格遵守布局规则特别是差分线的阻抗和等长控制以及电源去耦的严格执行。第一次设计时尽量完全参考官方评估板的布局。在投板前花时间用PCB软件的信号完整性工具如果具备做一下初步的仿真检查或者至少进行严格的设计规则检查DRC和视觉审查。板子回来后系统地、分步骤地测试从电源、时钟、枚举再到低速、高速数据传输。遇到问题耐心地用示波器观察波形结合原理和布局图分析大部分信号完整性问题都能找到根源。这个过程虽然繁琐但当你的Hub稳定地跑在5Gbps速率上时那种成就感是实实在在的。
郑州网站建设
网页设计
企业官网
