尧图网页设计 
1 芯片概述做过电路板级设计的人都知道芯片的样子如下图所示。这个是网上找的芯片的样子这只是其中两种左边的是直插的芯片右边的是贴片的芯片。顾名思义直插就是芯片的管脚直接插在电路板上贴片是将芯片的管脚贴在电路板上。无论是什么样的芯片最终都会留出一定的管脚用于电路连接而这些管脚都是封装后留给客户使用的。这个是芯片最终交到客户的样子也是市场上能见到的终样。如果像剥洋葱一样从外往里看应该是下图所示。该图为示意图最外层绿色部分就是上图中看到的管脚绿色序号标示就是芯片封装后可见的管脚第二层天蓝色部分则是芯片封装前的引脚最里边黑色框内部才是真正的功能电路最核心的部分。上图可见绿色部分的管脚和天蓝色部分的引脚并不是一一对应的这是因为芯片的引脚有可能是仅用于内部内部是指芯片研发公司测试debug芯片所用也有可能为了是芯片的某些功能不对相应客户开放实现同一版芯片设计分为高中低端的芯片版本。在芯片研发量产前需要进行很多测试在内部测试时会将天蓝色引脚全部封装出来方便测试。关于封装是芯片研发的最后部分了不在这篇笔记的记录范围内。2 芯片设计的中后端与芯片设计中后端密切相关的部分是天蓝色及其内部的部分。天蓝色框的大小决定了芯片裸die的边界即其大小当然也决定了芯片最终的封装大小的下限。裸die边框往里就是芯片的pad再往里就是芯片的核心逻辑部分核心逻辑部分对应芯片的实际电路包括数字和模拟部分但不是所有芯片都包含了数字和模拟部分。如果芯片包含数字和模拟部分那么芯片最终的功能电路是由模拟和数字两部分拼在一起的。模拟需要版图工程师根据模拟设计工程师的意图完成最终的模拟电路的布局布线而数字部分则有PR工程师完成数字部分的布局布线整个芯片的top层既可以有版图工程师完成也可以由PR的工程师完成。在芯片设计的后端需要模拟和数字的配合首先要固定模拟和数字的边界已经数模之间的接口包括接口的数量和位置以及端口延时要求、信号速率、信号之间的耦合隔离等注意事项都需要明确其次要明确芯片的边界即芯片的大小然后是数字和模拟的工程师在各自的区域上精耕细作比如数字的后端工程师在数字区域会将CPU/MCU、memory包括ram、rom、efuse等的区域摆放好然后把逻辑单元放上去然后走一版初步的数据在初版电路上把timing clean然后出一版netlist和sdf文件。在确定好芯片的大小和数模的边界后还需要数模合作多轮因为在芯片后端的执行过程中可能会涉及到面积的调整。验证人员会拿pr后的netlist和sdf进行后仿如果发现问题还有可能需要修改设计可能需要重新走一遍流程。如果是芯片带UPF则更需要早点开始拿pg网表进行后仿如果发现问题有时间分析和修改。如果还带DFT那么更需要早一点开启中后端流程因为DFT需要后仿。所以整个项目的时间计划很重要前端设计、DV验证、FGPA验证、中后端开启和整个流程的时间都需要合理计划安排。之前遇到一个项目项目领导做模拟的他本来做模拟也磨磨唧唧走到哪黑就到那歇也完全不懂数字流程计划时给了FPGA验证一周发现不够就往后延把中后端的时间压缩到三周芯片带了UPF也有DFT中后端的人也不了解芯片快要交数据给工艺厂的前几天加班加点赶结果就是与power switch相关的cell的电源域连错了芯片上不了电芯片的pad没放连打线都打不了。所以一定要有一个懂研发、知道工作量的人来根据能用的人力合理计划安排项目schedule。还有一点注意事项不要去赶工艺厂给的截止日期有的工艺厂商收到数据后是要检查一遍的如果不符合要求是会打回去的。如果赶在截止日期打回去后就错过了该次流片节点如果提前几天遇到一些低级错误还有补救的机会。可参考的链接有io cell和PAD的区别 - 后端讨论区 - EETOP 创芯网论坛 (原名电子顶级开发网) -3 转工艺注意事项如果项目进行迭代的过程中需要转工艺那么新工艺库的事情一定一定要提前准备好不然快到流片时间节点中后端才报出来各种缺文件这很可能会造成项目延期或者出现由于赶工期造成的质量问题。如果对于没有经历过转工艺的项目负责人来说需要根据项目流程以及项目的功能和目标来准备项目的工艺文件。首先在设计仿真阶段就需要standard cellmemory、I/O cell、模拟模块的.v文件。其中standard cell包括通用的cell也包括门控时钟的cell与UPF相关的cellmemory包括ram、rom、efuse、otp memoryI/O包括输入、输出、输入输出双向I/O。在综合阶段需要对应的.lib文件和.db文件在PR/STA阶段除了相应的.db文件还需要相应的signoff文件这个signoff文件很关键是由工艺厂商提供的包括需要signoff的corner以及不同corner下sign off条件的设置。这里如果要做DFT那么在准备工艺库时还需要考虑dft的库文件.mdt文件。转工艺过程中可能还有好些准备工作要做如果第一次主导转工艺这事建议将能包含项目需要的所有的库文件时就可以交给中后端不需要项目设计已经完整主要是跑中后端流程把整个流程按标准跑一遍这样既可以查漏补缺也尽可能减少换工艺库耽搁的工期。4 交互文件SDF文件是其中的一种交互文件用于传递PR之后更全面的延时信息。但除了SDF文件还有较多的交互文件其中经常会涉及到的是SPEF文件、LEF文件、DEF文件。SPEF文件是标准寄生格式用于传递从版图中提取出俩的寄生RC信息在STA中会用到该文件。LEF文件和DEF文件都是用于物理属性的文件LEF文件是描述库文件而DEF文件是描述具体设计的。关于上面提到的四种常听说或者长涉及到的文件可参考如下链接SDF学习笔记整理_sdf文件-CSDN博客问下数模交互时的DEF、LEF、SPEF文件都有什么区别 - Layout讨论区 - EETOP 创芯网论坛 (原名电子顶级开发网) - Powered by Discuz!详解SPEF-CSDN博客记录的并不完整后续有时间再记录吧…… 关于芯片设计中后端的理解
1 芯片概述做过电路板级设计的人都知道芯片的样子如下图所示。这个是网上找的芯片的样子这只是其中两种左边的是直插的芯片右边的是贴片的芯片。顾名思义直插就是芯片的管脚直接插在电路板上贴片是将芯片的管脚贴在电路板上。无论是什么样的芯片最终都会留出一定的管脚用于电路连接而这些管脚都是封装后留给客户使用的。这个是芯片最终交到客户的样子也是市场上能见到的终样。如果像剥洋葱一样从外往里看应该是下图所示。该图为示意图最外层绿色部分就是上图中看到的管脚绿色序号标示就是芯片封装后可见的管脚第二层天蓝色部分则是芯片封装前的引脚最里边黑色框内部才是真正的功能电路最核心的部分。上图可见绿色部分的管脚和天蓝色部分的引脚并不是一一对应的这是因为芯片的引脚有可能是仅用于内部内部是指芯片研发公司测试debug芯片所用也有可能为了是芯片的某些功能不对相应客户开放实现同一版芯片设计分为高中低端的芯片版本。在芯片研发量产前需要进行很多测试在内部测试时会将天蓝色引脚全部封装出来方便测试。关于封装是芯片研发的最后部分了不在这篇笔记的记录范围内。2 芯片设计的中后端与芯片设计中后端密切相关的部分是天蓝色及其内部的部分。天蓝色框的大小决定了芯片裸die的边界即其大小当然也决定了芯片最终的封装大小的下限。裸die边框往里就是芯片的pad再往里就是芯片的核心逻辑部分核心逻辑部分对应芯片的实际电路包括数字和模拟部分但不是所有芯片都包含了数字和模拟部分。如果芯片包含数字和模拟部分那么芯片最终的功能电路是由模拟和数字两部分拼在一起的。模拟需要版图工程师根据模拟设计工程师的意图完成最终的模拟电路的布局布线而数字部分则有PR工程师完成数字部分的布局布线整个芯片的top层既可以有版图工程师完成也可以由PR的工程师完成。在芯片设计的后端需要模拟和数字的配合首先要固定模拟和数字的边界已经数模之间的接口包括接口的数量和位置以及端口延时要求、信号速率、信号之间的耦合隔离等注意事项都需要明确其次要明确芯片的边界即芯片的大小然后是数字和模拟的工程师在各自的区域上精耕细作比如数字的后端工程师在数字区域会将CPU/MCU、memory包括ram、rom、efuse等的区域摆放好然后把逻辑单元放上去然后走一版初步的数据在初版电路上把timing clean然后出一版netlist和sdf文件。在确定好芯片的大小和数模的边界后还需要数模合作多轮因为在芯片后端的执行过程中可能会涉及到面积的调整。验证人员会拿pr后的netlist和sdf进行后仿如果发现问题还有可能需要修改设计可能需要重新走一遍流程。如果是芯片带UPF则更需要早点开始拿pg网表进行后仿如果发现问题有时间分析和修改。如果还带DFT那么更需要早一点开启中后端流程因为DFT需要后仿。所以整个项目的时间计划很重要前端设计、DV验证、FGPA验证、中后端开启和整个流程的时间都需要合理计划安排。之前遇到一个项目项目领导做模拟的他本来做模拟也磨磨唧唧走到哪黑就到那歇也完全不懂数字流程计划时给了FPGA验证一周发现不够就往后延把中后端的时间压缩到三周芯片带了UPF也有DFT中后端的人也不了解芯片快要交数据给工艺厂的前几天加班加点赶结果就是与power switch相关的cell的电源域连错了芯片上不了电芯片的pad没放连打线都打不了。所以一定要有一个懂研发、知道工作量的人来根据能用的人力合理计划安排项目schedule。还有一点注意事项不要去赶工艺厂给的截止日期有的工艺厂商收到数据后是要检查一遍的如果不符合要求是会打回去的。如果赶在截止日期打回去后就错过了该次流片节点如果提前几天遇到一些低级错误还有补救的机会。可参考的链接有io cell和PAD的区别 - 后端讨论区 - EETOP 创芯网论坛 (原名电子顶级开发网) -3 转工艺注意事项如果项目进行迭代的过程中需要转工艺那么新工艺库的事情一定一定要提前准备好不然快到流片时间节点中后端才报出来各种缺文件这很可能会造成项目延期或者出现由于赶工期造成的质量问题。如果对于没有经历过转工艺的项目负责人来说需要根据项目流程以及项目的功能和目标来准备项目的工艺文件。首先在设计仿真阶段就需要standard cellmemory、I/O cell、模拟模块的.v文件。其中standard cell包括通用的cell也包括门控时钟的cell与UPF相关的cellmemory包括ram、rom、efuse、otp memoryI/O包括输入、输出、输入输出双向I/O。在综合阶段需要对应的.lib文件和.db文件在PR/STA阶段除了相应的.db文件还需要相应的signoff文件这个signoff文件很关键是由工艺厂商提供的包括需要signoff的corner以及不同corner下sign off条件的设置。这里如果要做DFT那么在准备工艺库时还需要考虑dft的库文件.mdt文件。转工艺过程中可能还有好些准备工作要做如果第一次主导转工艺这事建议将能包含项目需要的所有的库文件时就可以交给中后端不需要项目设计已经完整主要是跑中后端流程把整个流程按标准跑一遍这样既可以查漏补缺也尽可能减少换工艺库耽搁的工期。4 交互文件SDF文件是其中的一种交互文件用于传递PR之后更全面的延时信息。但除了SDF文件还有较多的交互文件其中经常会涉及到的是SPEF文件、LEF文件、DEF文件。SPEF文件是标准寄生格式用于传递从版图中提取出俩的寄生RC信息在STA中会用到该文件。LEF文件和DEF文件都是用于物理属性的文件LEF文件是描述库文件而DEF文件是描述具体设计的。关于上面提到的四种常听说或者长涉及到的文件可参考如下链接SDF学习笔记整理_sdf文件-CSDN博客问下数模交互时的DEF、LEF、SPEF文件都有什么区别 - Layout讨论区 - EETOP 创芯网论坛 (原名电子顶级开发网) - Powered by Discuz!详解SPEF-CSDN博客记录的并不完整后续有时间再记录吧……