前言配电网络PDN有时也称作供电网络包含从稳压模块VRM到芯片焊盘以及芯片裸片上用于本地供电和回流的所有金属互联结构。这包括稳压模块本身、大容量去耦电容、过孔、走线、电路板上的铜平面、板载附加电容、封装的焊球或引脚、贴装在电路板上的封装内部互联结构、引线键合或 C4 焊球以及芯片自身的内部互联。配电网络PDN与信号路径的主要区别在于PDN 中每个电压轨只对应一个电气网络。该网络规模可能极大物理上可覆盖整块电路板并挂载大量元器件。正如我们将要看到的PDN 就像一个生态系统。 只要其中某一小部分发生改变整个系统的性能都可能受到影响。 这也使得对它做一般性总结/归纳变得非常困难。第一章 问题所在PDN 的首要核心作用是在芯片焊盘上维持恒定的供电电压并将其控制在较窄的容差范围内通常在5% 左右。从直流直至开关电流对应的带宽通常高于 1 GHz该电压都必须保持稳定并处于电压限值之内。PDN 的作用主要有三点维持芯片焊盘两端电压恒定、减小地弹噪声并降低 EMI 问题。在绝大多数设计中用于传输电源的 PDN 互联结构同时也承担着信号线回流的路径。PDN 互联结构的第二个作用就是为信号提供低阻抗回流路径。实现这一点最简单的方法是将互联结构加宽使回流电流能够充分扩散同时在物理上分隔信号走线避免回流电流相互重叠。若不满足这些条件回流电流会受到挤压不同信号的回流相互叠加最终产生地弹噪声也称为同步开关噪声SSN简称开关噪声。最后由于 PDN 互联结构通常是电路板上面积最大的导电结构承载最大的电流且有时会携带高频噪声因此最容易产生辐射干扰甚至导致EMC 认证测试不通过。若 PDN 设计得当这些互联结构反而能抑制大量潜在的 EMI 问题避免 EMC 认证测试失败。PDN 设计不当的后果是芯片电压轨上会出现过大噪声。这既可能直接导致误码也会使芯片无法达到目标时钟频率进而引发时序错误。下图给出了处理器芯片焊盘上电压噪声的一个示例。本例中芯片内核标称恒定为2.5 V的电源电压称为 Vdd在部分焊盘上出现了高达125 mV的电压噪声。当 Vdd 电压降低时内核门电路的传输延迟会增大由此引发的时序问题可能导致比特错误。某处理器芯片上三组不同 Vdd 与 Vss 焊盘对之间的实测电压示例电压跌落幅度最高可达125 mV。电压的初始阶跃下降发生在处理器退出空闲状态时。三条曲线对应芯片裸片上三个不同位置。波形的具体形状与处理器上运行的微码相关。第二章 根本原因如果问题只是出现在芯片焊盘上的电源轨电压跌落或压降那为什么不直接用性能更强的稳压器—— 比如能提供更稳定电压的那种为什么不多花点成本选用稳压精度1%、甚至0.1%的稳压器呢这样一来稳压器输出的电压无论如何都会绝对稳定不是吗芯片真正关心的是其焊盘上的电压。如果从稳压器焊盘到芯片焊盘的 PDN 互联通路中没有电流流动这条路径上就不会产生压降稳压器输出的恒定电压就会原样呈现在芯片焊盘上成为稳定的电源轨电压。如果芯片存在恒定的直流电流消耗该直流电流会因互联结构的串联电阻在 PDN 互联通路上产生压降这通常被称为IR 压降。当芯片的电流发生波动时PDN 中的压降也会随之波动芯片焊盘上的电压也就会随之波动。现在我们不仅要考虑 PDN 的电阻性阻抗还要计入电抗分量包括 PDN 互联结构的电感特性与电容特性。从芯片焊盘端看进去PDN 的阻抗通常是一个随频率变化的复阻抗 Z (f)。这一点如下图所示。该图展示了从稳压模块VRM经PDN到芯片焊盘的连接关系以及由 PDN 阻抗引起的、PDN 互联通路上的电压降。当具有一定频谱分布的波动电流 I(f) 流过 PDN 的复阻抗时PDN 上会产生压降式中V(f) 随频率变化的电压幅度I(f) 芯片抽取的电流频谱Z(f) 从芯片焊盘看进去的 PDN阻抗曲线PDN 上的这一压降意味着芯片无法得到稳压器输出的恒定电压电压会发生畸变。在芯片电流存在波动的情况下为了使芯片焊盘上的压降小于电压噪声容限通常称为纹波PDN 的阻抗必须低于某个最大允许值。这个值被称为目标阻抗式中Vripple​ 芯片的电压噪声容限单位伏特VPDN​ PDN 互联路径上的电压噪声跌落单位伏特I(f) 芯片抽取的电流频谱单位安培ZPDN​(f) 从芯片焊盘看进去的 PDN阻抗曲线单位欧姆Ztarget​ PDN最大允许阻抗目标阻抗单位欧姆本书前面已多次强调解决信号完整性问题最重要的一步是找准问题的根本原因。PDN 上出现电源轨塌陷或电压噪声的根本原因是芯片的瞬态电流流过 PDN 的复杂阻抗从而在 PDN 互联路径上产生了压降。在芯片电流存在波动的情况下若要保持芯片焊盘两端电压稳定就必须将 PDN 的阻抗控制在目标阻抗以下。这是 PDN 设计的核心指导原则。