1. 从点亮LED到读取按键理解ZYNQ PS与PL的“双向对话”大家好我是老张在嵌入式软硬件开发这块摸爬滚打了十几年尤其喜欢折腾LabVIEW和FPGA。今天咱们不聊那些高深的理论就从一个非常实际的需求说起如何让ZYNQ芯片里ARMPS端的Linux RT系统去“感知”FPGAPL端引脚上连接的物理按键状态这听起来像是让一个“大脑”ARM去读取“手指”FPGA引脚的触觉对吧在上一篇文章里我们实现了ARM控制FPGA引脚输出点亮了LED灯那相当于“大脑”指挥“手指”动。今天我们要做的正好相反是让“手指”把感觉按键按下/松开告诉“大脑”。这在实际项目中太常见了。比如在一个工业控制面板上所有的急停按钮、模式选择开关可能都直接连在FPGA上因为FPGA响应快、可靠性高。而负责逻辑处理和网络通信的ARM系统就需要实时知道这些开关的状态才能做出正确的决策。用LabVIEW来实现这个功能最大的好处就是直观和高效。你不用去写一堆复杂的C驱动也不用去啃Vivado的SDK文档在图形化的环境里拖拖拽拽就能把ARM和FPGA的通信链路搭起来。这里面的核心桥梁就是我们反复提到的“寄存器Reg通道”。你可以把它想象成连接PS和PL两个房间的一排小窗户。上次我们用的是“PS2PL”的窗户从ARM房间往FPGA房间递纸条写数据。这次我们要用的是“PL2PS”的窗户从FPGA房间往ARM房间递纸条读数据。纸条上写的内容很简单就是“1”按键松开高电平或“0”按键按下低电平这样的布尔量。所以整个实验的目标非常明确在FPGA端写个程序持续读取三个物理引脚的电平在ARM端写个Linux RT程序通过寄存器通道持续读取FPGA送过来的这三个电平值。最终我们在电脑上就能同时看到FPGA和ARM两边的程序前面板实时显示按键状态完成一次完整的“双向对话”验证。2. 硬件准备与核心原理你的按键连在了哪里工欲善其事必先利其器。咱们先看看手头的家伙事儿。这次实验你需要准备三样东西正点原子领航者ZYNQ开发板型号XC7Z020这是我们的大舞台。Xilinx JTAG下载器比如Digilent的用于在线调试和观察FPGA VI的前面板。这里插一句如果你只关心ARM端读取结果这个下载器其实可以不接因为FPGA程序可以由ARM动态加载但接上它调试会更直观。一根千兆网线这是ARM端Linux RT程序部署的“生命线”连接你的电脑和开发板。重点来了板子上哪三个按键是归FPGA管的呢在正点原子这块底板的右下角你会找到三个标着“PL_RESET”、“PL_KEY0”、“PL_KEY1”的按键。注意这个“PL”前缀它明确指明了这三个按键的信号是直接连接到ZYNQ的PL部分也就是FPGA的可编程引脚上而不是ARM的GPIO。这里有个常见的误解需要澄清“PL_RESET”这个按键并不能复位FPGA本身。从Xilinx 7系列包括ZYNQ的PL部分开始FPGA就没有传统单片机那种专用的硬件复位引脚了。FPGA的配置存储在静态单元里只要芯片不掉电、不重新加载程序状态就会一直保持这也是它异常可靠的原因之一。这个按键在原理图上只是一个普通的FPGA输入引脚叫“RESET”只是历史习惯我们可以把它当成一个普通的按键来用。那么这三个按键到底对应FPGA的哪个引脚呢这就需要查原理图了。在正点原子提供的资料里你可以查到PL_RESET 对应 FPGA 引脚N16PL_KEY0 对应 FPGA 引脚L14PL_KEY1 对应 FPGA 引脚K16这三个引脚都属于BANK 35。请务必记住这三个引脚编号因为接下来我们在LabVIEW里配置FPGA I/O时就要靠它们来“认路”。原理图还会告诉你这三个引脚在默认情况下按键松开时是通过电阻上拉到高电平的当按键按下时引脚会直接连接到GND变为低电平。这个“上拉”设计很重要它保证了引脚在没有按键动作时有一个稳定的确定状态高电平而不是悬空导致的不确定状态。3. 驱动函数扫盲ARM与FPGA沟通的“语言包”在动手写代码之前我们得先认识一下LabVIEW里那些已经封装好的“神器”——驱动VI函数。它们就像预先准备好的“语言包”让ARM和FPGA能够顺畅交流。这些函数都位于LabVIEW函数选板的“PowerGod-RIO-RT”类别下这是专门为ZYNQ Linux RT环境封装的工具集。针对本次“读取按键”的任务我们主要会用到四个子选板### 3.1 PS_Load_FPGA_bitFPGA程序的“启动器”这个VIPS_Load_FPGA_bit.vi是所有需要FPGA参与工作的Linux RT程序的起点。它的作用很简单把我们已经编译好的FPGA比特流文件.bit文件动态加载到ZYNQ芯片的PL部分让FPGA程序跑起来。你可以理解为ARM用这个函数给FPGA“灌入灵魂”。### 3.2 PS_Load_KO / PS_Unload_KO驱动的“管家”KO是Linux内核模块。为了高效管理内存我们把GPIO、寄存器等底层驱动做成了可按需加载的KO模块。在程序初始化时我们需要调用PSLoadGPIOKO(SubVI).vi来加载GPIO驱动在程序退出前调用PSUnloadGPIOKO(SubVI).vi来卸载驱动释放资源。这是一个良好的编程习惯。### 3.3 PS_Reg_Address寄存器通道的“门卫”这个选板里的PS_reg_Open.vi和PS_Reg_Close.vi是一对“门卫”。任何需要与PL端进行寄存器通信的操作都必须先“开门”Open最后“关门”Close。它们负责初始化底层寄存器访问的通道是后续一切数据交互的前提。选板里还有读/写寄存器的VI但那是用于PS端内部寄存器的我们这次用不到。### 3.4 PS_PL_Reg核心的“信使”这才是本次实验的明星选板里面封装了PS与PL之间专用的寄存器读写函数。PL_Reg_Write.vi方向是PS - PL。ARM用这个函数把数据写入FPGA端的寄存器。PL_Reg_Read.vi方向是PL - PS。ARM用这个函数从FPGA端的寄存器读取数据。我们读取按键状态全靠它这两个VI的图标上通常会有“PS”或“PL”字样非常直观地告诉你它运行在哪一端。PL_Reg_Read.vi内部已经为我们封装好了32个布尔Bool通道、多个32位整型通道等。我们只需要像点菜一样选择要读取哪个通道号的数据即可。4. FPGA端程序开发当好数据的“采集员”FPGA端的任务很纯粹以极高的速度比如50MHz不停地读取三个引脚的电平然后把这三个布尔值通过指定的寄存器通道“扔”给ARM端。让我们一步步来。### 4.1 新建FPGA I/O并配置为输入首先在你的ZYNQ项目里找到PL端的FPGA终端。右击终端或项目文件夹选择“新建”-“FPGA I/O”。在弹出的窗口中找到我们之前记下的三个引脚N16, L14, K16。把它们添加到右侧列表并重命名为“PL_RESET”、“PL_KEY0”、“PL_KEY1”。LabVIEW会自动为每个引脚创建两个节点一个ENA方向使能和一个IN输入值。接着在FPGA的程序框图里把这3个ENA节点拖进来。关键一步右击每个ENA节点将其模式从“读取”改为“写入”然后给它们都连接一个“假False”常量。这个操作相当于把这三个引脚配置为输入模式。FPGA的I/O是双向的需要明确告诉它我们是要读还是写。### 4.2 构建数据采集循环我们需要一个永不停止的循环来读取引脚状态。这里使用“定时循环”而不是普通的While循环因为它能提供更精确的时序控制。更重要的是定时循环的时钟源要选择lv_FCLK_CLK0_PS2PL。这个50MHz的时钟是由PS端的ARM产生并提供给PL端的是PS和PL之间同步的“心跳”。把三个IN节点放入这个定时循环它们就会以50MHz的速率持续采样引脚电平。我们可以把这三个IN节点的输出分别连接到三个布尔指示灯控件上这样编译后就能通过JTAG在线看到实时的引脚状态了。### 4.3 打通PL到PS的寄存器通道光自己看到数据不行得传给ARM。在项目浏览器中展开FPGA终端下的“PS_System_Reg Data”这个Socket CLIP。里面有一大堆通道我们找PL2PS_Reg_Bool开头的。这表示“从PL到PS的布尔寄存器通道”一共有32路。我们随便选三路比如第1、2、3路lv_PL2PS_Reg_Bool_1到lv_PL2PS_Reg_Bool_3把它们拖到程序框图里。关键连接将PL_RESET_IN连接到lv_PL2PS_Reg_Bool_1PL_KEY0_IN连接到lv_PL2PS_Reg_Bool_2PL_KEY1_IN连接到lv_PL2PS_Reg_Bool_3。这样引脚的电平状态就实时地“灌入”了对应的上行寄存器通道。别忘了这三个寄存器通道节点也必须被放入同一个由lv_FCLK_CLK0_PS2PL驱动的定时循环里确保它们和I/O读取在同一个时钟域下工作避免时序问题。至此一个简洁高效的FPGA数据采集程序就写好了。它的前面板只有几个指示灯背后却以每秒5000万次的速度在采样和传输数据。### 4.4 编译FPGA程序与获取比特流点击FPGA VI的运行箭头开始编译。LabVIEW会先将图形化代码转换成VHDL然后调用后台的Xilinx Vivado编译器进行综合、布局布线最终生成一个.bit文件。这个过程可能需要几分钟。这里有个非常重要的技巧为了得到原始的.bit文件而不是NI加密的lvbitx你需要提前运行一个我们提供的辅助VI比如叫License-ID-Bitfile-ZYNQ.vi。在编译开始前在项目浏览器的“我的电脑”下打开并运行这个VI它会弹出一个对话框让你设置.bit文件的输出路径例如E:\ZYNQ_FPGA_Bits\pl_keys.bit。设置好后在编译过程中这个VI要保持运行状态编译成功后原始的.bit文件就会自动保存到你指定的位置。记住路径不要有中文文件名也不要太长。编译成功后如果你连接了JTAG下载器甚至可以直接点击运行LabVIEW会自动将bit文件下载到板卡并进入“在线前面板”模式。这时你按动板子上的物理按键就能立刻在电脑上的FPGA VI前面板看到指示灯的变化这种即时反馈对调试来说太爽了。5. ARM端Linux RT程序开发当好数据的“接收员”现在轮到ARM端的Linux RT程序登场了。它的任务就是按流程初始化然后不断地从指定的寄存器通道里把FPGA送过来的按键状态读出来。整个程序的流程是标准化的像一套固定的“组合拳”。### 5.1 程序主流程搭建在你的ZYNQ项目中找到PS端的Linux RT终端新建一个VI。整个程序框图的核心就是一个While循环以及循环外按顺序排列的初始化与清理函数。顺序千万不能错PS_Load_FPGA_bit.vi首先调用。在它的“Bitfile Path”输入端填入FPGA比特流文件在Linux RT目标机上的路径例如/home/lvuser/natinst/bin/data/pl_keys.bit。这个VI执行后FPGA程序就开始在PL端运行了。PSLoadGPIOKO(SubVI).vi加载GPIO内核驱动模块。PS_reg_Open.vi打开PS与PL之间的寄存器通信通道。PL_Reg_Read.vi位于While循环内这是核心。在它的“Reg Channel”输入端需要手动选择或输入要读取的通道名称。因为我们FPGA端用的是PL2PS_Reg_Bool_1到3所以这里也依次选择同样的通道。这个VI会返回一个32位无符号整数但我们只需要其中的特定位。对于布尔通道通常数据的最低几位就对应着各个通道的状态。我们需要用“按位与”或“布尔数组转换”函数来提取出第1、2、3个布尔值并显示在前面板的三个指示灯上。PS_Reg_Close.vi循环结束后关闭寄存器通道。PSUnloadGPIOKO(SubVI).vi卸载GPIO驱动。在While循环里可以加一个小的延时比如50ms不需要以FPGA那么高的速度去读够用就行这样可以降低CPU占用。### 5.2 关键配置关联FPGA比特流为了让Linux RT程序在部署时能自动带上FPGA的.bit文件我们需要进行“附加文件”配置。右击项目浏览器中Linux RT终端下的“程序生成规范”新建一个“Real-Time Application”。在它的属性对话框中在“Source Files”页将我们刚写好的Linux RT主VI添加到“Startup VIs”列表。在“Additional Installers”或“Always Included Files”页不同LabVIEW版本名称可能不同添加我们之前编译好的那个pl_keys.bit文件。 这样当我们部署这个Linux RT应用程序时LabVIEW会自动把这个.bit文件也传输到ZYNQ板的指定目录比如/home/lvuser/natinst/bin/data/PS_Load_FPGA_bit.vi就能找到它了。6. 联合调试与现象观察见证“双向对话”的时刻最激动人心的部分来了——让整个系统跑起来看看效果。### 6.1 硬件连接与网络配置用网线将你的电脑与ZYNQ开发板的PS端以太网口直连。因为通常是直连需要手动设置电脑网卡的IPv4地址例如设为192.168.2.10子网掩码255.255.255.0。确保LabVIEW项目中Linux RT终端的IP地址指向ZYNQ板的静态IP例如192.168.2.99。右击该终端选择“连接”如果配置正确终端的图标会亮起表示连接成功。### 6.2 部署与运行右击我们创建好的那个“Real-Time Application”程序生成规范选择“部署”。LabVIEW会将RT可执行文件和附加的.bit文件一并上传到ZYNQ板。部署成功后直接点击Linux RT VI的运行箭头程序就开始在ZYNQ的ARM核心上运行了。此时你的电脑上会弹出该VI的“远程前面板”。你应该能看到“Running_PS”这样的计数器在增加说明循环在跑。但三个按键指示灯的状态可能还不对。### 6.3 同步观察FPGA端可选但推荐如果你接了Xilinx JTAG下载器现在可以打开之前写的那个FPGA VI。注意需要修改一个配置文件如ini.txt将其中的下载标志位从1改为0目的是告诉LabVIEW“不要通过JTAG重新下载bit文件因为ARM已经加载过了直接进入在线前面板模式就行”。然后运行这个FPGA VI它的前面板也会活过来显示FPGA视角下的引脚状态。### 6.4 验证交互效果现在神奇的一幕即将发生默认状态按键松开ZYNQ底板上的三个PL按键处于松开状态。此时FPGA VI前面板上的三个指示灯应该是亮的因为引脚上拉为高电平。同时Linux RT VI前面板上的三个指示灯也应该是亮的这说明ARM通过PL_Reg_Read.vi成功读到了FPGA寄存器里的高电平True。按下按键用手同时按下底板上的“PL_RESET”、“PL_KEY0”、“PL_KEY1”。你会立刻看到FPGA VI前面板上对应的指示灯熄灭引脚被拉低到GND。几乎在同一瞬间取决于你的While循环延时Linux RT VI前面板上对应的指示灯也熄灭了松开按键手指松开两边的指示灯又同时亮起。这个实时的、同步的状态变化就是PS与PL通过寄存器通道进行高速、可靠交互的最直接证明。FPGA负责毫秒甚至微秒级的快速硬件响应和采样ARM负责以合适的节奏读取这些状态并进行更复杂的逻辑处理或网络上报。两者各司其职协同工作。7. 避坑指南与经验分享走完整个流程你可能觉得挺顺畅但我在最初摸索时可是踩过不少坑。这里分享几个最常见的帮你节省时间### 7.1 编译FPGA比特流失败问题综合或布局布线阶段报错资源占用超过100%。解决我们的程序非常简单一般不会。但如果未来你的FPGA程序复杂了记得在编译中途查看“Estimated device utilization”报告。如果预估资源尤其是LUT、FF、BRAM使用率爆红就要果断停止编译回去优化代码比如减少并行操作、优化状态机、使用更高效的IP核。### 7.2 Linux RT程序部署失败连接不上目标问题右击Linux RT终端连接时超时或报错。解决99%是网络问题。第一确认网线已插好ZYNQ板已上电。第二确认电脑IP和ZYNQ目标IP在同一网段且没有冲突。第三关闭电脑的无线网络和所有其他虚拟网卡只保留连接ZYNQ的那块有线网卡活跃。第四在LabVIEW RT终端属性里尝试用“浏览”方式自动查找目标有时比手动输入IP更可靠。### 7.3 PS端读到的数据全是0或不对问题按键按下/松开Linux RT前面板指示灯没反应或者状态相反。解决这是最需要仔细排查的。通道号匹配吗检查FPGA程序里lv_PL2PS_Reg_Bool_1连接的是哪个按键Linux RT程序里PL_Reg_Read.vi选择的通道是不是同一个“PL2PS_Reg_Bool_1”。一个萝卜一个坑必须严格对应。数据解析对吗PL_Reg_Read.vi读回的是一个32位数。如果你只连接了一个布尔通道那么可能只需要判断这个数的最低位bit 0是0还是1。如果连接了多个就需要用“数值至布尔数组转换”函数将这个32位数转换成一个长度为32的布尔数组然后提取数组的第1、2、3个元素索引可能为0,1,2。一定要根据封装函数的说明来正确解析。FPGA程序真的在跑吗确认PS_Load_FPGA_bit.vi的路径正确且没有报错。可以尝试通过JTAG单独运行FPGA VI先确认FPGA层面按键读取是正确的。### 7.4 关于JTAG下载器的取舍很多朋友会问到底要不要一直插着JTAG下载器我的经验是在前期调试FPGA逻辑时强烈建议插上因为在线前面板调试效率极高。当FPGA程序稳定主要工作集中在ARM端应用程序开发时就可以拔掉JTAG完全依靠ARM动态加载FPGA比特流。这样硬件连接更简洁也更接近最终的产品形态。那个ini.txt配置文件里的0和1就是用来切换这两种模式的开关用熟了非常方便。这次实验虽然只是读取了三个简单的按键但它打通了ZYNQ PS与PL之间最基础、最核心的一条数据上行通道。掌握了布尔量的传输再理解整型、定点数、甚至数组通过FIFO或DMA传输就有了坚实的基础。你会发现LabVIEW把这种异构芯片的协同开发变得像搭积木一样直观。下次我们可以试试让ARM不仅读取按键还能根据按键状态通过PS2PL通道控制FPGA端的LED实现一个完整的闭环交互那样就更有意思了。