本节以VHDL语言设计为例在设计中添加HDL属性设置参数。添加HDL属性设置参数的步骤如下所示。步骤第一步选中 top.vhd 文件。第二步如图所示在top.vhd文件中添加图中框选的属性声明语句。第三步保存文件。第四步在Vivado主界面左侧的“FlowNavigator”窗口中找到并展开“SYNTHESIS”选项。在展开项中选择并双击“Run Synthesis”选项。第五步等待综合完成后打开综合后的设计。第六步如图所示在“Netlist”窗口中找到并展开“Nets”选项。在“Netlist”窗口中可以看到“din_0”、“dout_OBUF”、“rd_en”和“wr_en”网络添加了调试标记。第七步按照前面的方法设置调试所需要的时钟网络。第八步按照前面的方法添加约束文件对设计进行综合、实现和生成设计的比特流文件以及下载比特流文件.bit和探测调试文件.Ifx到FPGA元器件中。第九步按照前面的方法添加rd_en和wr_en触发条件并将触发条件设置为“1”。第十步按照前面的方法启动调试器观察满足触发条件后的波形界面。