1. 为什么选择Artix7聊聊我的选型心路大家好我是老张一个在硬件设计坑里摸爬滚打了十来年的工程师。今天想和大家掏心窝子聊聊怎么把一颗Xilinx Artix7 FPGA芯片从一堆型号里挑出来再稳稳当当地放到你自己的PCB板上。这过程听起来挺唬人但说白了就是一次精打细算的“相亲”你得了解对方的“家底”芯片资源还得看看“房子”怎么盖PCB设计才最合适。我最早接触FPGA是从Spartan-6开始的那时候觉得这东西真香。后来7系列出来了我也跟风看过Spartan-7但说实话有点失望。它出来的晚按理说应该更先进但资源和Artix7A7差不太多价格却因为供货问题一直下不来性价比不高。反观Artix7在市场上已经锤炼了好些年供货稳定价格也实在用我们行话讲就是“皮实耐造”。所以当我要给自己做一块多功能开发板或者给公司项目选主控时Artix7就成了我的首选。选型不能光看名字得掰开揉碎了看。以最经典的XC7A35T-2FTG256C为例我为什么老推荐它首先它是个256脚的BGA封装。别一听BGA就头大觉得非得用6层、8层板。我实测过对于这个型号用标准的4层板完全能搞定这对控制成本太重要了。很多消费类产品板子层数多两层成本可能就上去一大截。其次Artix7系列提供了非常灵活的“套餐”从35T、50T、100T到200T逻辑资源递增但关键是像484脚封装的各个型号引脚定义和封装尺寸是完全一样的这意味着什么意味着你硬件设计一次如果项目后期发现资源不够可以直接换个更大容量的芯片焊上去软件改改配置就行底板完全不用动。这种硬件兼容性在项目迭代和产品升级时能省下大量的时间和金钱。所以我的选型思路很简单先看引脚。根据你的外设需求比如需要多少个UART、SPI、DDR3接口确定大概需要多少引脚256脚够不够不够就上484脚。引脚定了再根据你设计的复杂程度比如需要多少LUT、Block RAM去选资源型号。记住资源是可以“挤一挤”的。比如用Block RAM还是用LUT生成RAM用并行计算还是串行计算这里面都有权衡的空间。我做过一个图像处理的项目因为成本限制只用了两颗DDR3颗粒带宽不够那我就在算法缓存上做文章缓存三帧图像来处理效果一样不错。选型就是在性能、成本和开发难度之间找一个最舒服的平衡点。2. 稳住才能赢Artix7的电源与滤波设计实战芯片选好了接下来就是给它安家。安家第一要务是什么供电这就像给人吃饭吃不饱或者吃坏了再强壮的人也干不了活。Artix7内部是个小社会有干核心运算的VCCINT有管IO口输出的VCCO还有负责模拟、辅助功能的VCCAUX, VCCADC等它们需要的“伙食标准”电压都不一样。官方手册会告诉你一个上电顺序一般是核心电压1.0VVCCINT/VCCBRAM先上然后是辅助电压1.8VVCCAUX/VCCADC接着是像DDR3接口需要的1.5V最后才是普通的3.3V IO电压。这个顺序很重要乱序上电可能会导致芯片内部状态紊乱甚至损坏。那怎么控制呢靠电源芯片。我在DIY开发板上用了TI的TLV62130这类芯片一般带有使能EN和电源好PG引脚。你可以把前一级电源的“PG”信号接到后一级电源的“EN”脚上这样硬件上就自动形成了顺序上电非常可靠。我的电源树设计大致是这样的一个12V输入先转成5V再用5V分别产生1.0V、1.8V、1.5V和3.3V通过PG信号链式控制。画原理图时一定要把这几路电源的输入输出、使能关系理清楚单独放在一页方便检查和调试。比供电顺序更容易被忽视的是滤波电容。很多新手甚至一些老手为了省几毛钱成本或者觉得“差不多就行”会减少电容的数量或容值。这是我踩过最大的坑之一。早年我用过一块别的厂家的核心板跑一些复杂逻辑时不时就死机折腾了好久软件最后发现是FPGA芯片底下的去耦电容没焊够电源纹波太大。血的教训啊Xilinx在官方手册ug483_7Series_PCB里白纸黑字写了每个电源引脚附近需要多大容量、多少数量的电容。比如对于XC7A35TVCCINT1.0V需要总量至少200uF的电容并且要由多种容值如10uF、0.1uF、0.01uF的电容组合而成分别滤除不同频率的噪声。我的做法是严格遵循手册并且只多不少。在PCB布局时这些滤波电容必须尽可能地靠近芯片的供电引脚放置尤其是那些小容值0.1uF、0.01uF的陶瓷电容它们的摆放位置直接决定了高频噪声的抑制效果。理想情况下电容和引脚之间的回路面积要最小。我会在芯片的每个电源焊盘旁边像“撒芝麻”一样密密麻麻地放上该有的电容。别嫌麻烦也别嫌丑电源干净了后续调试能省你一半的功夫。你可以参考Xilinx官方评估板比如Arty、Basys3的原理图看他们是怎么布置的照猫画虎准没错。3. 管脚不是乱用的Bank电压与关键引脚配置给芯片供上电了接下来就要和外界打交道了这就是IO Bank。Artix7的IO引脚是分组成Bank的比如XC7A35T-2FTG256C就有Bank14、15、34、35等。每个Bank都有一个或一组VCCO供电引脚。这个Bank接多少伏电压就决定了这个Bank上的IO引脚能支持什么样的电平标准。这是个硬件和软件需要协同的地方。举个例子我的开发板上Bank15连接了一颗DDR3内存颗粒DDR3接口标准要求IO电压是1.5V。那么我在画PCB时就必须把Bank15的VCCO引脚接到1.5V电源上。同时在Vivado里写引脚约束XDC文件时这个Bank上的引脚电平类型就必须设置成LVCMOS15或LVTTL。如果我需要某个引脚输出LVDS差分信号常用于高速传输那我就得把该引脚所属的Bank电压供成2.5V。所以在画原理图分配引脚功能时心里就要有本账这个外设是什么电平该放到哪个Bank这个Bank的电压我计划供多少提前规划好能避免后期“牵一发而动全身”的改动。除了普通的IOArtix7还有一些“特殊公民”引脚必须妥善处理。最典型的就是JTAG调试口TDI, TDO, TCK, TMS这些引脚通常需要加上拉电阻确保在下载和调试时有一个稳定的初始状态。具体是上拉还是下拉手册ug475_7Series_Pkg_Pinout里有详细说明一定要查不能凭感觉。比如TMS和TCK一般就需要上拉到VCCO。另一个重点是配置引脚也就是连接外部Flash比如用来存储程序的QSPI Flash的那些脚。这些引脚通常是固定的例如CCLK是配置时钟D00_DIN/MOSI,D01/D00,D02,D03是数据线FCS_B是片选。在原理图上要把它们准确无误地连接到Flash芯片的对应脚。这里有个小技巧我会在原理图上把这些“特殊功能引脚”JTAG、配置、差分对、全局时钟等单独归拢到一个区域并做好醒目标注。这样检查起来一目了然后期维护也方便。对于模拟参考引脚VREFP_0和VREFN_0我按照官方建议将它们接到了模拟地AGND并通过一个磁珠与数字地DGND进行单点连接以减少数字噪声对模拟部分的干扰。4. 从原理图到PCB布局布线的核心技巧原理图搞定封装库画好终于进入最体现功力的环节——PCB布局布线。很多人觉得线连通了就行层数不够就加层。但我想说好的PCB设计是产品稳定性的基石尤其是对于Artix7这种高速数字芯片。布局是第一步也是决定性的。我的原则是“围绕核心功能分区”。Artix7主芯片自然是绝对的核心要放在板子的中心或略偏位置方便向四周走线。然后根据原理图的功能模块进行分区DDR3内存颗粒和它的终端电阻、滤波电容要紧挨着对应的Bank放置Flash要靠近配置引脚时钟晶振要靠近全局时钟输入引脚并且下方要“净空”禁止走线电源芯片要考虑到散热和输入输出电容的摆放USB、网口等连接器要放在板边。模拟部分比如音频编解码芯片要和数字部分尽量远离并用磁珠或0欧电阻进行地平面分割。布线则是实现布局意图的过程。对于我的四层板信号-地-电源-信号我强烈建议做好阻抗控制。一般单端信号线做50欧姆阻抗差分对如USB、千兆网做100欧姆阻抗。这需要你根据板厂的工艺板材、层厚、线宽线距来计算或者直接让板厂工程师给你参数。我用过SI9000这类工具算过但后来发现直接把需求板厚、层数、目标阻抗告诉板厂他们给的参数更准。对于高速信号比如DDR3等长布线是关键。数据线DQ/DQS要组内等长地址命令控制线要组内等长并且数据组和地址组之间也有相对的长度要求。我会在PCB软件里设置好等长规则组然后像“绕蛇形线”一样调整走线长度。这里有个细节蛇形走线的间距要至少是线宽的3倍以减少串扰。所有高速信号线尽可能走在同一层并且要有完整的地平面作为参考避免跨分割区否则信号回流路径不完整会引入噪声。电源部分要在电源层进行合理的分割。1.0V、1.8V、1.5V、3.3V这些电源域要划分清楚。对于芯片核心的1.0V这种大电流电源最好能用一个完整的平面来覆铜以减小阻抗。地平面则要尽可能保持完整它是所有信号的“海平面”完整性至关重要。最后丝印要清晰明了元件位号、接口标注、版本号都标清楚这对焊接调试和后续维护太有帮助了。5. 实战复盘我的Artix7开发板设计之旅纸上得来终觉浅我最后分享一下自己设计那块DIY Artix7开发板的完整过程把前面的理论串起来。我的需求很明确一块能覆盖我日常研发和实验大部分需求的“全能型”板子。主控就锁定了XC7A35T-2FTG256C256脚四层板成本可控35T的逻辑资源做各种实验也绰绰有余。首先画原理图。电源部分我用了三片TLV62130分别产生1.0V、1.8V和1.5V一片普通的LDO产生3.3V并通过PG信号控制上电顺序。滤波电容严格按照ug483手册在芯片底部密密麻麻放了四五十颗各种容值搭配。Bank电压规划上Bank15供1.5V接DDR3其他Bank供3.3V接通用外设。特殊引脚单独放一页JTAG上拉配置引脚连到一颗128Mb的QSPI Flash。外围电路是我花心思最多的地方。我想让它“啥都能干”所以集成了镁光的DDR3颗粒做大数据缓存温度传感器、EEPROM、SD卡槽、按键、LED这些基础外设通过FT232HL芯片扩展了USB转UART用于串口通信用了Realtek的千兆PHY芯片做了网口加了音频编解码芯片WM8731玩音频甚至还放了一颗并行DAC和一颗串行DAC方便做信号生成实验VGA和HDMI接口也没落下可以玩图像显示。画原理图时我尽量让网络标号清晰每个功能模块分页绘制并做了详细的注释。进入PCB阶段我用的是四层板叠层。布局时FPGA芯片居中DDR3颗粒紧贴其右侧所有去耦电容放在芯片背面底层。时钟晶振放在芯片左上角下方所有层挖空。电源芯片放在板子左侧边缘方便散热。各种接口一律排在板子四周。布线时设置了50欧单端和100欧差分阻抗规则。DDR3部分花了大力气做等长数据组、地址组分别绕线。所有高速线如千兆网、USB差分对都走在有完整地参考的层并且避免直角走线。电源平面进行了分割地平面尽量保持完整只在模拟音频部分进行了分割并用磁珠连接。板子打样回来焊接是个挑战尤其是0.8mm间距的BGA芯片我用热风枪和植锡板搞定的。上电测试先测各路电源电压和上电顺序没问题。然后下载一个简单的流水灯程序成功再逐步测试DDR3、千兆网、音频、视频接口都一一调通。这个过程里最让我欣慰的就是电源非常干净板子跑大型设计也很稳定没出现莫名其妙的死机这充分证明了前期严格的电源和滤波设计、规范的PCB布局布线是多么重要。这块板子后来成了我很多想法和项目的试验田那种自己从零到一打造出一个稳定可靠平台的成就感是买任何现成开发板都无法替代的。