基于FPGA的图像中值滤波算法实现。 在vivado上用verilog实现。 仿真模型用lenna典型图像500×500分辨率。 包含matlab验证程序。 图三显示了FPGA实现的滤波效果和matlab滤波效果的对比。中值滤波在图像处理中常用来去除椒盐噪声今天咱们直接在FPGA上实现个硬核版本。先搞个500x500的Lenna图当靶子别问我为啥选这张问就是祖师爷显灵Matlab那边用medfilt2()函数生成标准答案FPGA这边用Verilog搓个流水线结构。核心难点在于3x3滑动窗口生成和排序模块。来看这段窗口缓冲代码reg [7:0] line_buffer[0:2][0:499]; always (posedge clk) begin if (valid_in) begin line_buffer[0] {pixel_in, line_buffer[0][0:498]}; line_buffer[1] line_buffer[0]; line_buffer[2] line_buffer[1]; end end这三行搞定了三行像素缓存像传送带一样把图像数据往后推。注意这里用二维数组模拟了三个行缓存实际综合时会转换成BRAM资源。排序模块是重头戏九个像素值得暴力排序。不过咱们用了个偷懒技巧——奇偶排序网络// 三阶排序网络 for (i0; i5; ii1) begin // 水平比较 comp_swap(window[0], window[1]); comp_swap(window[3], window[4]); comp_swap(window[6], window[7]); // 垂直比较 comp_swap(window[1], window[4]); comp_swap(window[2], window[5]); comp_swap(window[4], window[7]); comp_swap(window[5], window[8]); end这个结构能在7个时钟周期内完成排序比完全并行方案省了30%的比较器。comp_swap模块就是个简单的数值交换器比大小后决定要不要互换位置。基于FPGA的图像中值滤波算法实现。 在vivado上用verilog实现。 仿真模型用lenna典型图像500×500分辨率。 包含matlab验证程序。 图三显示了FPGA实现的滤波效果和matlab滤波效果的对比。Matlab验证脚本里有个实用技巧——直接对比二进制输出fpga_out fopen(filtered.bin,r); matlab_out medfilt2(orig_img,[3 3]); diff abs(fpga_out - matlab_out); disp([PSNR: ,num2str(10*log10(255^2/mean(diff(:))))]);注意要把FPGA处理结果存成二进制文件用fread直接读入Matlab。PSNR值要是低于30dB八成是边界处理没做好或者排序模块翻车了。实际跑起来发现个坑爹问题——Vivado综合时把排序逻辑优化成了查找表导致时序不达标。后来在约束文件里加了句set_property ALLOW_COMBINATORIAL_LOOPS TRUE [get_nets sort_net/*]这才把关键路径控制在6ns以内。图三对比效果显示FPGA输出比Matlab稍微模糊点查了半天发现是测试时用了有符号数转无符号数时没处理到位修正后基本看不出差别了。最后说个骚操作在片上位宽不够时可以把窗口拆成高低位两路并行处理最后再合并。不过这方案会多吃一倍的资源不如直接上DSP48划算。